1.一種GOA驅(qū)動電路，由多級GOA驅(qū)動單元級聯(lián)構(gòu)成，每一級GOA驅(qū)動單元用于驅(qū)動一行像素單元，其特征在于，所述GOA驅(qū)動單元包括：
上拉控制單元，接收前一級GOA驅(qū)動單元的行掃描信號，生成控制上拉單元動作的掃描控制信號；
上拉單元，與所述上拉控制單元相連接，根據(jù)接收的掃描控制信號將本級GOA驅(qū)動單元的掃描時鐘信號轉(zhuǎn)化為行掃描信號；
下拉單元，與所述上拉控制單元和上拉單元相連接，基于后一級GOA驅(qū)動單元的掃描時鐘信號將所述掃描控制信號和行掃描信號下拉至低電平；
下拉維持單元，與所述上拉控制單元和上拉單元相連接，用于在非本行像素單元的行掃描期間將所述掃描控制信號和行掃描信號維持在低電平。
2.根據(jù)權(quán)利要求1所述的GOA驅(qū)動電路，其特征在于，所述上拉控制單元包括上拉控制晶體管，所述上拉控制晶體管的柵極與漏極連接在一起以接收前一級GOA驅(qū)動單元的行掃描信號，其源極與所述上拉單元相連接。
3.根據(jù)權(quán)利要求2所述的GOA驅(qū)動電路，其特征在于，所述上拉單元包括：
上拉晶體管，所述上拉晶體管的柵極與所述上拉控制晶體管的源極相連接，其漏極與本級GOA驅(qū)動單元的掃描時鐘信號相連接，其源極生成并輸出行掃描信號；
自舉電容，其兩端并聯(lián)接在所述上拉晶體管的柵極與源極，用于在輸出行掃描信號時抬升所述掃描控制信號以保證上拉晶體管的可靠輸出。
4.根據(jù)權(quán)利要求1所述的GOA驅(qū)動電路，其特征在于，所述下拉單元包括第一下拉晶體管與第二下拉晶體管，
所述第一下拉晶體管和第二下拉晶體管的漏極分別連接行掃描信號和掃描控制信號；
所述第一下拉晶體管的柵極與第二下拉晶體管的柵極相連接，同時接收后一級GOA驅(qū)動單元的掃描時鐘信號；
所述第一下拉晶體管的源極與第二下拉晶體管的源極相連接，同時連接直流下拉電壓。
5.根據(jù)權(quán)利要求1所述的GOA驅(qū)動電路，其特征在于，所述下拉維持單元包括第一下拉維持單元與第二下拉維持單元，由第一下拉控制信號與第二下拉控制信號控制所述第一下拉維持單元與第二下拉維持單元交替工作。
6.根據(jù)權(quán)利要求5所述的GOA驅(qū)動電路，其特征在于，所述第一下拉維持單元包括：
第一晶體管，其柵極與漏極相連接，共同接收第一下拉控制信號，其源極與第二晶體管的漏極相連接；
第二晶體管，其柵極與所述掃描控制信號相連接，其源極與直流下拉電壓相連接；
第三晶體管，其柵極和漏極分別與所述第二晶體管的漏極和所述第一晶體管的漏極相連接，其源極與第四晶體管的漏極相連接；
第四晶體管，其柵極與所述第二晶體管的柵極相連接，其源極與直流下拉電壓相連接；
第五晶體管，其漏極與所述行掃描信號相連接；
第六晶體管，其漏極與所述掃描控制信號相連接；
所述第五晶體管與所述第六晶體管的柵極共同連接于所述第四晶體管的漏極，其源極共同連接于直流下拉電壓。
7.根據(jù)權(quán)利要求6所述的GOA驅(qū)動電路，其特征在于，所述第二下拉維持單元具有與所述第一下拉維持單元相同的結(jié)構(gòu)，并將所述第一下拉控制信號替換為第二下拉控制信號。
8.根據(jù)權(quán)利要求7所述的GOA驅(qū)動電路，其特征在于，所述第一下拉控制信號與第二下拉控制信號交替為高電平和低電平。
9.根據(jù)權(quán)利要求8所述的GOA驅(qū)動電路，其特征在于，所述第一下拉控制信號與第二下拉控制信號的頻率小于所述GOA驅(qū)動電路的掃描時鐘信號的頻率。
10.根據(jù)權(quán)利要求1至9中任一項所述的GOA驅(qū)動電路，其特征在于，采用四組掃描時鐘信號對所述GOA驅(qū)動電路進行驅(qū)動，其中，
第一組掃描時鐘信號連接第4n+1行GOA驅(qū)動單元，第二組掃描時鐘信號連接第4n+2行GOA驅(qū)動單元，第三組掃描時鐘信號連接第4n+3行GOA驅(qū)動單元，第四組掃描時鐘信號連接第4n+4行GOA驅(qū)動單元，n為大于等于0的整數(shù)；
所述第一組掃描時鐘信號、第二組掃描時鐘信號、第三組掃描時鐘信號及第四組掃描時鐘信號的周期相等，且其占空比均為1/4；
所述第一組掃描時鐘信號、第二組掃描時鐘信號、第三組掃描時鐘信號及第四組掃描時鐘信號中后一組掃描時鐘信號依次較前一組掃描時鐘信號的相位滯后1/4周期。