本發(fā)明涉及顯示設(shè)備技術(shù)領(lǐng)域，更具體地說，涉及一種柵極驅(qū)動(dòng)電路、陣列基板和顯示裝置。

背景技術(shù)：

現(xiàn)有的一種顯示面板，包括多條柵極線、多條數(shù)據(jù)線、多個(gè)像素單元、柵極驅(qū)動(dòng)電路和數(shù)據(jù)驅(qū)動(dòng)電路。其中，柵極驅(qū)動(dòng)電路包括多個(gè)移位寄存器，每個(gè)移位寄存器的輸出端與一條柵極線相連，數(shù)據(jù)驅(qū)動(dòng)電路與多條數(shù)據(jù)線相連。柵極驅(qū)動(dòng)電路用于向多條柵極線依次輸出掃描信號(hào)，數(shù)據(jù)驅(qū)動(dòng)電路用于向數(shù)據(jù)線輸出數(shù)據(jù)驅(qū)動(dòng)信號(hào)，以驅(qū)動(dòng)像素單元進(jìn)行圖像的顯示。

在逐行掃描像素單元的過程中，移位寄存器先向相應(yīng)行像素單元相連的柵極線輸入掃描信號(hào)，使該行像素單元的薄膜晶體管開啟，驅(qū)動(dòng)該行像素單元進(jìn)行圖像的顯示，之后向該柵極線輸入下拉信號(hào)，以下拉柵極線的電位，使該行像素單元的薄膜晶體管關(guān)閉。但是，現(xiàn)有的移位寄存器無法快速下拉柵極線的電位，從而導(dǎo)致像素單元的薄膜晶體管的關(guān)斷能力較差，進(jìn)而影響像素單元的充電能力和顯示效果。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明提供了一種柵極驅(qū)動(dòng)電路、陣列基板和顯示裝置，以解決現(xiàn)有技術(shù)中移位寄存器無法快速下拉柵極線的電位，導(dǎo)致像素單元薄膜晶體管的關(guān)斷能力較差的問題。

為實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：

一種柵極驅(qū)動(dòng)電路，包括級(jí)聯(lián)的第1級(jí)移位寄存器至第n級(jí)移位寄存器，n為大于2的整數(shù)；

每一所述移位寄存器都包括輸入端、輸出端、第一復(fù)位端、第一時(shí)鐘信號(hào)端和第二時(shí)鐘信號(hào)端；

在所述輸入端輸入的信號(hào)的控制下，所述移位寄存器在第一時(shí)段將所述第二時(shí)鐘信號(hào)端輸入的第一電平的時(shí)鐘信號(hào)傳輸至所述輸出端，在第二時(shí)段將所述第二時(shí)鐘信號(hào)端輸入的第二電平的時(shí)鐘信號(hào)傳輸至所述輸出端，所述第一電平大于所述第二電平；

在所述第一時(shí)鐘信號(hào)端輸入的信號(hào)的控制下，所述移位寄存器在所述第二時(shí)段和第三時(shí)段將第二電平的下拉信號(hào)傳輸至所述輸出端；

在所述第一復(fù)位端輸入的信號(hào)的控制下，所述移位寄存器在所述第三時(shí)段停止將所述第二時(shí)鐘信號(hào)端輸入的時(shí)鐘信號(hào)傳輸至所述輸出端。

一種陣列基板，包括多條柵極線和柵極驅(qū)動(dòng)電路；

所述柵極驅(qū)動(dòng)電路為如上所述的柵極驅(qū)動(dòng)電路；

所述柵極驅(qū)動(dòng)電路中的第1級(jí)移位寄存器至第n級(jí)移位寄存器的輸出端分別與所述多條柵極線一一對(duì)應(yīng)相連。

一種顯示裝置，包括如上所述的陣列基板。

與現(xiàn)有技術(shù)相比，本發(fā)明所提供的技術(shù)方案具有以下優(yōu)點(diǎn)：

本發(fā)明所提供的柵極驅(qū)動(dòng)電路、陣列基板和顯示裝置，由于移位寄存器在第二時(shí)段將第二時(shí)鐘信號(hào)端輸入的第二電平的時(shí)鐘信號(hào)傳輸至輸出端，在第三時(shí)段停止將第二時(shí)鐘信號(hào)端輸入的第二電平的時(shí)鐘信號(hào)傳輸至輸出端，即移位寄存器的第一復(fù)位端接收復(fù)位信號(hào)的時(shí)間與移位寄存器將第二時(shí)鐘信號(hào)端輸入的第二電平的時(shí)鐘信號(hào)傳輸至輸出端的時(shí)間之間具有時(shí)間間隔，因此，移位寄存器可以在第二時(shí)段通過第二電平的時(shí)鐘信號(hào)和第二電平的下拉信號(hào)共同下拉柵極線的電位，從而可以保證柵極線的快速下拉，進(jìn)而可以提高像素單元的薄膜晶體管的關(guān)斷能力和像素單元的充電能力。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。

圖1為現(xiàn)有的一種柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖；

圖2為圖1所示的移位寄存器的信號(hào)時(shí)序圖；

圖3為本發(fā)明實(shí)施例提供的一種柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖；

圖4為圖3所示的移位寄存器的信號(hào)時(shí)序圖；

圖5為本發(fā)明實(shí)施例提供的另一種柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖；

圖6為本發(fā)明實(shí)施例提供的另一種柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖；

圖7為本發(fā)明實(shí)施例提供的另一種柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖；

圖8為本發(fā)明實(shí)施例提供的柵極驅(qū)動(dòng)電路中移位寄存器的一種內(nèi)部結(jié)構(gòu)示意圖；

圖9為圖8所示的移位寄存器的信號(hào)時(shí)序圖；

圖10為本發(fā)明實(shí)施例提供的柵極驅(qū)動(dòng)電路中移位寄存器的另一種內(nèi)部結(jié)構(gòu)示意圖；

圖11為本發(fā)明實(shí)施例提供的一種陣列基板的平面結(jié)構(gòu)示意圖。

具體實(shí)施方式

正如背景技術(shù)所述，現(xiàn)有的移位寄存器無法快速下拉柵極線的電位，從而導(dǎo)致像素單元的薄膜晶體管的關(guān)斷能力較差，進(jìn)而影響像素單元的充電能力和顯示效果。

參考圖1，圖1為現(xiàn)有的一種柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖，該柵極驅(qū)動(dòng)電路包括多個(gè)級(jí)聯(lián)的移位寄存器。其中，相鄰的兩個(gè)移位寄存器中，一個(gè)移位寄存器的第一時(shí)鐘信號(hào)端CK與第一時(shí)鐘信號(hào)線CK1相連、第二時(shí)鐘信號(hào)端CKB與第二時(shí)鐘信號(hào)線CKB1相連，另一個(gè)移位寄存器的第一時(shí)鐘信號(hào)端CK與第三時(shí)鐘信號(hào)線CK2相連、第二時(shí)鐘信號(hào)端CKB與第四時(shí)鐘信號(hào)線CKB2相連。

并且，第1個(gè)移位寄存器M1的輸出端OUT與第5個(gè)移位寄存器M5的輸入端SET相連，第5個(gè)移位寄存器M5的輸出端OUT與第1個(gè)移位寄存器M1的復(fù)位端RESET相連，第2個(gè)移位寄存器M2的輸出端OUT與第6個(gè)移位寄存器M6的輸入端SET相連，第6個(gè)移位寄存器M6的輸出端OUT與第2個(gè)移位寄存器M2的復(fù)位端RESET相連，第3個(gè)移位寄存器M3的輸出端OUT與第7個(gè)移位寄存器M7的輸入端SET相連，第7個(gè)移位寄存器M7的輸出端OUT與第3個(gè)移位寄存器M3的復(fù)位端RESET相連，以此類推。

參考圖2，圖2為圖1所示的移位寄存器的信號(hào)時(shí)序圖，以第1個(gè)移位寄存器M1為例，在輸入端SET輸入的高電平信號(hào)的控制下，該移位寄存器在第一時(shí)段T1將第二時(shí)鐘信號(hào)端CKB輸入的高電平的時(shí)鐘信號(hào)即掃描信號(hào)傳輸至與輸出端OUT相連的柵極線，以使與該柵極線相連的像素單元的薄膜晶體管開啟，驅(qū)動(dòng)該像素單元進(jìn)行圖像的顯示；在復(fù)位端RESET輸入的信號(hào)的控制下，移位寄存器在第二時(shí)段T2和第三時(shí)段T3停止向輸出端OUT輸出低電平的時(shí)鐘信號(hào)；在第一時(shí)鐘信號(hào)端CK輸入的信號(hào)的控制下，移位寄存器在第二時(shí)段T2和第三時(shí)段T3將低電平的下拉信號(hào)傳輸至輸出端OUT，以將該柵極線的電位拉低，使與該柵極線相連的像素單元的薄膜晶體管關(guān)閉。

但是，由于移位寄存器將低電平的時(shí)鐘信號(hào)傳輸至輸出端OUT時(shí)，復(fù)位端RESET會(huì)同時(shí)接收第5個(gè)移位寄存器M5的輸出端OUT輸出的復(fù)位信號(hào)，控制該移位寄存器停止將低電平的時(shí)鐘信號(hào)傳輸至輸出端OUT，即移位寄存器接收到的復(fù)位信號(hào)和輸出的低電平的時(shí)鐘信號(hào)之間無時(shí)間間隔，因此，會(huì)導(dǎo)致移位寄存器無法快速下拉柵極線的電位，從而導(dǎo)致像素單元的薄膜晶體管的關(guān)斷能力較差，進(jìn)而影響像素單元的充電能力和顯示效果。

基于此，本發(fā)明提供了一種柵極驅(qū)動(dòng)電路，以克服現(xiàn)有技術(shù)存在的上述問題，包括級(jí)聯(lián)的第1級(jí)移位寄存器至第n級(jí)移位寄存器，n為大于2的整數(shù)；

每一級(jí)所述移位寄存器都包括輸入端、輸出端、第一復(fù)位端、第一時(shí)鐘信號(hào)端和第二時(shí)鐘信號(hào)端；

在所述輸入端輸入的信號(hào)的控制下，所述移位寄存器在第一時(shí)段將所述第二時(shí)鐘信號(hào)端輸入的第一電平的時(shí)鐘信號(hào)傳輸至所述輸出端，在第二時(shí)段將所述第二時(shí)鐘信號(hào)端輸入的第二電平的時(shí)鐘信號(hào)傳輸至所述輸出端，所述第一電平大于所述第二電平；

在所述第一時(shí)鐘信號(hào)端輸入的信號(hào)的控制下，所述移位寄存器在所述第二時(shí)段和第三時(shí)段將第二電平的下拉信號(hào)傳輸至所述輸出端；

在所述第一復(fù)位端輸入的信號(hào)的控制下，所述移位寄存器在所述第三時(shí)段停止將所述第二時(shí)鐘信號(hào)端輸入的時(shí)鐘信號(hào)傳輸至所述輸出端。

本發(fā)明提供的柵極驅(qū)動(dòng)電路中，移位寄存器可以在第二時(shí)段通過第二電平的時(shí)鐘信號(hào)和第二電平的下拉信號(hào)共同下拉柵極線的電位，從而可以保證柵極線的快速下拉，進(jìn)而可以提高像素單元的薄膜晶體管的關(guān)斷能力和像素單元的充電能力。

以上是本發(fā)明的核心思想，為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式做詳細(xì)的說明。

在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實(shí)施例的限制。

其次，本發(fā)明結(jié)合示意圖進(jìn)行詳細(xì)描述，在詳述本發(fā)明實(shí)施例時(shí)，為便于說明，表示器件結(jié)構(gòu)的剖面圖會(huì)不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應(yīng)限制本發(fā)明保護(hù)的范圍。此外，在實(shí)際制作中應(yīng)包含長度、寬度及深度的三維空間尺寸。

下面通過幾個(gè)實(shí)施例詳細(xì)描述。

本發(fā)明實(shí)施例提供了一種柵極驅(qū)動(dòng)電路，參考圖3，圖3為本發(fā)明實(shí)施例提供的一種柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖，該柵極驅(qū)動(dòng)電路包括級(jí)聯(lián)的第1級(jí)移位寄存器M1至第n級(jí)移位寄存器Mn、第一時(shí)鐘信號(hào)線CK1、第二時(shí)鐘信號(hào)線CKB1、第三時(shí)鐘信號(hào)線CK2和第四時(shí)鐘信號(hào)線CKB2，其中，n為大于2的整數(shù)。并且，每一級(jí)移位寄存器都包括輸入端SET、輸出端OUT、第一復(fù)位端RESET、第一時(shí)鐘信號(hào)端CK和第二時(shí)鐘信號(hào)端CKB。每一級(jí)移位寄存器的輸出端OUT都與一條柵極線相連。

參考圖4，圖4為圖3所示的移位寄存器的信號(hào)時(shí)序圖，在輸入端SET輸入的信號(hào)的控制下，移位寄存器在第一時(shí)段T1將第二時(shí)鐘信號(hào)端CKB輸入的第一電平的時(shí)鐘信號(hào)即掃描信號(hào)傳輸至輸出端OUT及其相連的柵極線，以控制與該柵極線相連的薄膜晶體管開啟，該薄膜晶體管開啟后，與該薄膜晶體管的源極相連的數(shù)據(jù)線將數(shù)據(jù)信號(hào)傳輸至與該薄膜晶體管的漏極相連的像素電極，以對(duì)該像素電極進(jìn)行充電，使該像素電極所在的像素單元進(jìn)行圖像的顯示。

在輸入端SET輸入的信號(hào)的控制下，移位寄存器在第二時(shí)段T2將第二時(shí)鐘信號(hào)端CKB輸入的第二電平的時(shí)鐘信號(hào)傳輸至輸出端OUT及其相連的柵極線，第一電平大于第二電平，可選的，第一電平為高電平，第二電平為低電平。并且，在第一時(shí)鐘信號(hào)端CK輸入的信號(hào)的控制下，移位寄存器在第二時(shí)段T2和第三時(shí)段T3將第二電平的下拉信號(hào)傳輸至輸出端OUT及其相連的柵極線。由于移位寄存器可以在第二時(shí)段通過第二電平的時(shí)鐘信號(hào)和第二電平的下拉信號(hào)共同下拉柵極線的電位，因此，可以快速下拉柵極線的電位，使與該柵極線相連的薄膜晶體管關(guān)閉。該薄膜晶體管關(guān)閉后，與該薄膜晶體管的源極相連的數(shù)據(jù)線停止向與該薄膜晶體管的漏極相連的像素電極充電。

在第一復(fù)位端RESET輸入的信號(hào)的控制下，移位寄存器在第三時(shí)段T3停止將第二時(shí)鐘信號(hào)端CKB輸入的時(shí)鐘信號(hào)傳輸至輸出端OUT及其相連的柵極線。由于第一復(fù)位端RESET輸入復(fù)位信號(hào)時(shí)，第二時(shí)鐘信號(hào)端CKB還處于低電位，因此，輸出端OUT也不會(huì)誤輸出高電平信號(hào)即掃描信號(hào)，從而可以保證各行像素單元的逐行掃描。

本實(shí)施例中，如圖3所示，第2m級(jí)移位寄存器的輸出端OUT與第2m+4級(jí)移位寄存器的輸入端SET相連，第2m級(jí)移位寄存器的第一復(fù)位端RESET與第2m+5級(jí)移位寄存器的輸出端OUT相連，第2m-1級(jí)移位寄存器的輸出端OUT與第2m+3級(jí)移位寄存器的輸入端SET相連，第2m-1級(jí)移位寄存器的第一復(fù)位端RESET與第2m+4級(jí)移位寄存器的輸出端OUT相連，其中，0＜m≤(n-7)/2。

例如，m＝1，第1級(jí)移位寄存器M1的輸出端OUT與第5級(jí)移位寄存器M5的輸入端SET相連，第1級(jí)移位寄存器M1的第一復(fù)位端RESET與第6級(jí)移位寄存器M6的輸出端OUT相連，第2級(jí)移位寄存器M2的輸出端OUT與第6級(jí)移位寄存器M6的輸入端SET相連，第2級(jí)移位寄存器M2的第一復(fù)位端RESET與第7級(jí)移位寄存器M7的輸出端OUT相連；m＝2，第3級(jí)移位寄存器M3的輸出端OUT與第7級(jí)移位寄存器M7的輸入端SET相連，第3級(jí)移位寄存器M3的第一復(fù)位端RESET與第8級(jí)移位寄存器M8的輸出端OUT相連，第4級(jí)移位寄存器M4的輸出端OUT與第8級(jí)移位寄存器M8的輸入端SET相連，第4級(jí)移位寄存器M4的第一復(fù)位端RESET與第9級(jí)移位寄存器M9的輸出端OUT相連，以此類推。

并且，第n-4級(jí)移位寄存器Mn-4的輸出端OUT與第n-8級(jí)移位寄存器Mn-8的輸入端SET相連，第n-4級(jí)移位寄存器Mn-4的第一復(fù)位端RESET與第1級(jí)移位寄存器M1的輸出端OUT相連，第n-3級(jí)移位寄存器Mn-3的輸出端OUT與第n-7級(jí)移位寄存器Mn-7的輸入端SET相連，第n-3級(jí)移位寄存器Mn-3的第一復(fù)位端RESET與第2級(jí)移位寄存器M2的輸出端OUT相連，第n-2級(jí)移位寄存器Mn-2的輸出端OUT與第n-6級(jí)移位寄存器Mn-6的輸入端SET相連，第n-2級(jí)移位寄存器Mn-2的第一復(fù)位端RESET與第3級(jí)移位寄存器M3的輸出端OUT相連，第n-1級(jí)移位寄存器Mn-1的輸出端OUT與第n-5級(jí)移位寄存器Mn-5的輸入端SET相連，第n-1級(jí)移位寄存器Mn-1的第一復(fù)位端RESET與第4級(jí)移位寄存器M4的輸出端OUT相連，第n級(jí)移位寄存器Mn的輸出端OUT與第n-4級(jí)移位寄存器Mn-4的輸入端SET相連，第n級(jí)移位寄存器Mn的第一復(fù)位端RESET與第5級(jí)移位寄存器M5的輸出端OUT相連。

本實(shí)施例中，通過將第2m級(jí)移位寄存器的第一復(fù)位端RESET與第2m+5級(jí)移位寄存器的輸出端OUT相連，第2m-1級(jí)移位寄存器的第一復(fù)位端RESET與第2m+4級(jí)移位寄存器的輸出端OUT相連，來實(shí)現(xiàn)移位寄存器的第一復(fù)位端RESET接收復(fù)位信號(hào)的時(shí)間與移位寄存器將第二時(shí)鐘信號(hào)端CKB輸入的第二電平的時(shí)鐘信號(hào)傳輸至輸出端OUT的時(shí)間之間具有時(shí)間間隔，使得移位寄存器可以在第二時(shí)段T2通過第二電平的時(shí)鐘信號(hào)和第二電平的下拉信號(hào)共同下拉柵極線的電位，以快速地下拉柵極線的電位，當(dāng)然，本發(fā)明并不僅限于此。

在本發(fā)明的另一實(shí)施例中，參考圖5，圖5為本發(fā)明實(shí)施例提供的另一種柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖，第2m級(jí)移位寄存器的輸出端OUT與第2m+4級(jí)移位寄存器的輸入端SET相連，第2m級(jí)移位寄存器的第一復(fù)位端RESET與第2m+6級(jí)移位寄存器的輸出端OUT相連，第2m-1級(jí)移位寄存器的輸出端OUT與第2m+3級(jí)移位寄存器的輸入端SET相連，第2m-1級(jí)移位寄存器的第一復(fù)位端RESET與第2m+5級(jí)移位寄存器的輸出端OUT相連，其中，0＜m≤(n-7)/2。

例如，m＝1，第1級(jí)移位寄存器M1的輸出端OUT與第5級(jí)移位寄存器M5的輸入端SET相連，第1級(jí)移位寄存器M1的第一復(fù)位端RESET與第7級(jí)移位寄存器M7的輸出端OUT相連，第2級(jí)移位寄存器M2的輸出端OUT與第6級(jí)移位寄存器M6的輸入端SET相連，第2級(jí)移位寄存器M2的第一復(fù)位端RESET與第8級(jí)移位寄存器M8的輸出端OUT相連；m＝2，第3級(jí)移位寄存器M3的輸出端OUT與第7級(jí)移位寄存器M7的輸入端SET相連，第3級(jí)移位寄存器M3的第一復(fù)位端RESET與第9級(jí)移位寄存器M9的輸出端OUT相連第4級(jí)移位寄存器M4的輸出端OUT與第8級(jí)移位寄存器M8的輸入端SET相連，第4級(jí)移位寄存器M4的第一復(fù)位端RESET與第10級(jí)移位寄存器M10的輸出端OUT相連。

并且，第n-5級(jí)移位寄存器Mn-5的輸出端OUT與第n-9級(jí)移位寄存器Mn-9的輸入端SET相連，第n-5級(jí)移位寄存器Mn-5的第一復(fù)位端RESET與第1級(jí)移位寄存器M1的輸出端OUT相連，第n-4級(jí)移位寄存器Mn-4的輸出端OUT與第n-8級(jí)移位寄存器Mn-8的輸入端SET相連，第n-4級(jí)移位寄存器Mn-4的第一復(fù)位端RESET與第2級(jí)移位寄存器M2的輸出端OUT相連，第n-3級(jí)移位寄存器Mn-3的輸出端OUT與第n-7級(jí)移位寄存器Mn-7的輸入端SET相連，第n-3級(jí)移位寄存器Mn-3的第一復(fù)位端RESET與第3級(jí)移位寄存器M3的輸出端OUT相連，第n-2級(jí)移位寄存器Mn-2的輸出端OUT與第n-6級(jí)移位寄存器Mn-6的輸入端SET相連，第n-2級(jí)移位寄存器Mn-2的第一復(fù)位端RESET與第4級(jí)移位寄存器M4的輸出端OUT相連，第n-1級(jí)移位寄存器Mn-1的輸出端OUT與第n-5級(jí)移位寄存器Mn-5的輸入端SET相連，第n-1級(jí)移位寄存器Mn-1的第一復(fù)位端RESET與第5級(jí)移位寄存器M5的輸出端OUT相連，第n級(jí)移位寄存器Mn的輸出端OUT與第n-4級(jí)移位寄存器Mn-4的輸入端SET相連，第n級(jí)移位寄存器Mn的第一復(fù)位端RESET與第6級(jí)移位寄存器M6的輸出端OUT相連。

該實(shí)施例中，通過將第2m級(jí)移位寄存器的第一復(fù)位端RESET與第2m+6級(jí)移位寄存器的輸出端OUT相連，第2m-1級(jí)移位寄存器的第一復(fù)位端RESET與第2m+5級(jí)移位寄存器的輸出端OUT相連，來實(shí)現(xiàn)移位寄存器的第一復(fù)位端RESET接收復(fù)位信號(hào)的時(shí)間與移位寄存器將第二時(shí)鐘信號(hào)端CKB輸入的第二電平的時(shí)鐘信號(hào)傳輸至輸出端OUT的時(shí)間之間具有時(shí)間間隔，使得移位寄存器可以在第二時(shí)段T2通過第二電平的時(shí)鐘信號(hào)和第二電平的下拉信號(hào)共同下拉柵極線的電位，以快速地下拉柵極線的電位，當(dāng)然，本發(fā)明并不僅限于此。

在另一個(gè)實(shí)施例中，參考圖6，圖6為本發(fā)明實(shí)施例提供的另一種柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖，第2m級(jí)移位寄存器的輸出端OUT與第2m+4級(jí)移位寄存器的輸入端SET相連，第2m級(jí)移位寄存器的第一復(fù)位端RESET與第2m+7級(jí)移位寄存器的輸出端OUT相連，第2m-1級(jí)移位寄存器的輸出端OUT與第2m+3級(jí)移位寄存器的輸入端SET相連，第2m-1級(jí)移位寄存器的第一復(fù)位端RESET與第2m+6級(jí)移位寄存器的輸出端OUT相連，其中，0＜m≤(n-7)/2。

例如，m＝1，第1級(jí)移位寄存器M1的輸出端OUT與第5級(jí)移位寄存器M5的輸入端SET相連，第1級(jí)移位寄存器M1的第一復(fù)位端RESET與第8級(jí)移位寄存器M8的輸出端OUT相連，第2級(jí)移位寄存器M2的輸出端OUT與第6級(jí)移位寄存器M6的輸入端SET相連，第2級(jí)移位寄存器M2的第一復(fù)位端RESET與第9級(jí)移位寄存器M9的輸出端OUT相連；m＝2，第3級(jí)移位寄存器M3的輸出端OUT與第7級(jí)移位寄存器M7的輸入端SET相連，第3級(jí)移位寄存器M3的第一復(fù)位端RESET與第10級(jí)移位寄存器M10的輸出端OUT相連，第4級(jí)移位寄存器M4的輸出端OUT與第8級(jí)移位寄存器M8的輸入端SET相連，第4級(jí)移位寄存器M4的第一復(fù)位端RESET與第11級(jí)移位寄存器M11的輸出端OUT相連。

并且，第n-6級(jí)移位寄存器Mn-6的輸出端OUT與第n-10級(jí)移位寄存器Mn-10的輸入端SET相連，第n-6級(jí)移位寄存器Mn-6的第一復(fù)位端RESET與第1級(jí)移位寄存器M1的輸出端OUT相連，第n-5級(jí)移位寄存器Mn-5的輸出端OUT與第n-9級(jí)移位寄存器Mn-9的輸入端SET相連，第n-5級(jí)移位寄存器Mn-5的第一復(fù)位端RESET與第2級(jí)移位寄存器M2的輸出端OUT相連，第n-4級(jí)移位寄存器Mn-4的輸出端OUT與第n-8級(jí)移位寄存器Mn-8的輸入端SET相連，第n-4級(jí)移位寄存器Mn-4的第一復(fù)位端RESET與第3級(jí)移位寄存器M3的輸出端OUT相連，第n-3級(jí)移位寄存器Mn-3的輸出端OUT與第n-7級(jí)移位寄存器Mn-7的輸入端SET相連，第n-3級(jí)移位寄存器Mn-3的第一復(fù)位端RESET與第4級(jí)移位寄存器M4的輸出端OUT相連，第n-2級(jí)移位寄存器Mn-2的輸出端OUT與第n-6級(jí)移位寄存器Mn-6的輸入端SET相連，第n-2級(jí)移位寄存器Mn-2的第一復(fù)位端RESET與第5級(jí)移位寄存器M5的輸出端OUT相連，第n-1級(jí)移位寄存器Mn-1的輸出端OUT與第n-5級(jí)移位寄存器Mn-5的輸入端SET相連，第n-1級(jí)移位寄存器Mn-1的第一復(fù)位端RESET與第6級(jí)移位寄存器M6的輸出端OUT相連，第n級(jí)移位寄存器Mn的輸出端OUT與第n-4級(jí)移位寄存器Mn-4的輸入端SET相連，第n級(jí)移位寄存器Mn的第一復(fù)位端RESET與第7級(jí)移位寄存器M7的輸出端OUT相連。

該實(shí)施例中，通過將第2m級(jí)移位寄存器的第一復(fù)位端RESET與第2m+7級(jí)移位寄存器的輸出端OUT相連，第2m-1級(jí)移位寄存器的第一復(fù)位端RESET與第2m+6級(jí)移位寄存器的輸出端OUT相連，來實(shí)現(xiàn)移位寄存器的第一復(fù)位端RESET接收復(fù)位信號(hào)的時(shí)間與移位寄存器將第二時(shí)鐘信號(hào)端CKB輸入的第二電平的時(shí)鐘信號(hào)傳輸至輸出端OUT的時(shí)間之間具有時(shí)間間隔，使得移位寄存器可以在第二時(shí)段T2通過第二電平的時(shí)鐘信號(hào)和第二電平的下拉信號(hào)共同下拉柵極線的電位，以快速地下拉柵極線的電位，當(dāng)然，本發(fā)明并不僅限于此。

此外，在圖3、圖5和圖6所示的柵極驅(qū)動(dòng)電路中，所有奇數(shù)級(jí)移位寄存器中相鄰兩級(jí)移位寄存器的第一時(shí)鐘信號(hào)端CK分別與第一時(shí)鐘信號(hào)線CK1和第二時(shí)鐘信號(hào)線CKB1相連，所有奇數(shù)級(jí)移位寄存器中相鄰兩級(jí)移位寄存器的第二時(shí)鐘信號(hào)端CKB分別與第三時(shí)鐘信號(hào)線CK2和第四時(shí)鐘信號(hào)線CKB2相連；所有偶數(shù)級(jí)移位寄存器中相鄰兩級(jí)移位寄存器的第一時(shí)鐘信號(hào)端CK分別與第一時(shí)鐘信號(hào)線CK1和第二時(shí)鐘信號(hào)線CKB1相連，所有偶數(shù)級(jí)移位寄存器中相鄰兩級(jí)移位寄存器的第二時(shí)鐘信號(hào)端CKB分別與第三時(shí)鐘信號(hào)線CK2和第四時(shí)鐘信號(hào)線CKB2相連。

例如，所有奇數(shù)級(jí)移位寄存器中相鄰兩級(jí)移位寄存器為第1級(jí)移位寄存器M1和第3級(jí)移位寄存器M3，第1級(jí)移位寄存器M1的第一時(shí)鐘信號(hào)端CK與第一時(shí)鐘信號(hào)線CK1相連，第3級(jí)移位寄存器M3的第一時(shí)鐘信號(hào)端CK與第二時(shí)鐘信號(hào)線CKB1相連，第1級(jí)移位寄存器M1的第二時(shí)鐘信號(hào)端CKB與第三時(shí)鐘信號(hào)線CK2相連，第3級(jí)移位寄存器M3的第二時(shí)鐘信號(hào)端CKB與第四時(shí)鐘信號(hào)線CKB2相連。

所有偶數(shù)級(jí)移位寄存器中相鄰兩級(jí)移位寄存器為第2級(jí)移位寄存器M2和第4級(jí)移位寄存器M4，第2級(jí)移位寄存器M2的第一時(shí)鐘信號(hào)端CK與第一時(shí)鐘信號(hào)線CK1相連，第4級(jí)移位寄存器M4的第一時(shí)鐘信號(hào)端CK與第二時(shí)鐘信號(hào)線CKB1相連，第2級(jí)移位寄存器M2的第二時(shí)鐘信號(hào)端CKB與第三時(shí)鐘信號(hào)線CK2相連，第4級(jí)移位寄存器M4的第二時(shí)鐘信號(hào)端CKB與第四時(shí)鐘信號(hào)線CKB2相連。

在另一個(gè)實(shí)施例中，參考圖7，圖7為本發(fā)明實(shí)施例提供的另一種柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖，其中，第2m級(jí)移位寄存器的輸出端OUT與第2m+2級(jí)移位寄存器的輸入端SET相連，第2m級(jí)移位寄存器的第一復(fù)位端RESET與第2m+3級(jí)移位寄存器的輸出端OUT相連，第2m-1級(jí)移位寄存器的輸出端OUT與第2m+1級(jí)移位寄存器的輸入端SET相連，第2m-1級(jí)移位寄存器的第一復(fù)位端RESET與第2m+2級(jí)移位寄存器的輸出端OUT相連，其中，0＜m≤(n-3)/2。。

例如，m＝1，第1級(jí)移位寄存器M1的輸出端OUT與第3級(jí)移位寄存器M3的輸入端SET相連，第1級(jí)移位寄存器M1的第一復(fù)位端RESET與第4級(jí)移位寄存器M4的輸出端OUT相連，第2級(jí)移位寄存器M2的輸出端OUT與第4級(jí)移位寄存器M4的輸入端SET相連，第2級(jí)移位寄存器M2的第一復(fù)位端RESET與第5級(jí)移位寄存器M5的輸出端OUT相連。

并且，第n-2級(jí)移位寄存器的輸出端OUT與第n-4級(jí)移位寄存器的輸入端SET相連，第n-2級(jí)移位寄存器的第一復(fù)位端RESET與第1級(jí)移位寄存器的輸出端OUT相連，第n-1級(jí)移位寄存器的輸出端OUT與第n-3級(jí)移位寄存器的輸入端SET相連，第n-1級(jí)移位寄存器的第一復(fù)位端RESET與第2級(jí)移位寄存器的輸出端OUT相連，第n級(jí)移位寄存器的輸出端OUT與第n-2級(jí)移位寄存器的輸入端SET相連，第n級(jí)移位寄存器的第一復(fù)位端RESET與第3級(jí)移位寄存器的輸出端OUT相連。

此外，第1級(jí)移位寄存器至第n級(jí)移位寄存器的第一時(shí)鐘信號(hào)端CK與第一時(shí)鐘信號(hào)線CK1相連，第1級(jí)移位寄存器至第n級(jí)移位寄存器的第二時(shí)鐘信號(hào)端CKB與第二時(shí)鐘信號(hào)線CKB1相連。

在圖7所示的柵極驅(qū)動(dòng)電路中，通過將第2m級(jí)移位寄存器的第一復(fù)位端RESET與第2m+3級(jí)移位寄存器的輸出端OUT相連，第2m-1級(jí)移位寄存器的第一復(fù)位端RESET與第2m+2級(jí)移位寄存器的輸出端OUT相連，來實(shí)現(xiàn)移位寄存器的第一復(fù)位端RESET接收復(fù)位信號(hào)的時(shí)間與移位寄存器將第二時(shí)鐘信號(hào)端CKB輸入的第二電平的時(shí)鐘信號(hào)傳輸至輸出端OUT的時(shí)間之間具有時(shí)間間隔，以使移位寄存器在第二時(shí)段T2通過第二電平的時(shí)鐘信號(hào)和第二電平的下拉信號(hào)共同下拉柵極線的電位，從而可以保證柵極線的快速下拉，進(jìn)而可以提高像素單元的薄膜晶體管的關(guān)斷能力和像素單元的充電能力。

圖7所示的柵極驅(qū)動(dòng)電路與圖3、圖5和圖6所示的柵極驅(qū)動(dòng)電路的不同之處在于，圖7所示的柵極驅(qū)動(dòng)電路只能沿第1級(jí)移位寄存器M1至第n級(jí)移位寄存器Mn的方向進(jìn)行正向掃描，而圖3、圖5和圖6所示的柵極驅(qū)動(dòng)電路不僅可以沿第1級(jí)移位寄存器M1至第n級(jí)移位寄存器Mn的方向進(jìn)行正向掃描，而且可以沿第n級(jí)移位寄存器Mn至第1級(jí)移位寄存器M1的方向進(jìn)行反向掃描。

下面結(jié)合移位寄存器的一種內(nèi)部結(jié)構(gòu)和信號(hào)時(shí)序圖對(duì)移位寄存器的工作原理進(jìn)行說明，參考圖8和圖9，圖8為本發(fā)明實(shí)施例提供的柵極驅(qū)動(dòng)電路中移位寄存器的一種內(nèi)部結(jié)構(gòu)示意圖，圖9為圖8所示的移位寄存器的信號(hào)時(shí)序圖，以第1級(jí)移位寄存器M1為例，該移位寄存器包括第一開關(guān)管K1至第七開關(guān)管K7、第一電容C1和第二電容C2。

其中，第一開關(guān)管K1的控制端與移位寄存器的輸入端SET相連，第一開關(guān)管K1的第一端與第一電壓端VGH相連；

第二開關(guān)管K2的控制端與移位寄存器的第一復(fù)位端RESET相連，第二開關(guān)管K2的第一端與第二電壓端VGL相連，第二開關(guān)管K2的第二端與第一開關(guān)管K1的第二端相連；

第三開關(guān)管K3的第一端與第二電壓端VGL相連，第三開關(guān)管K3的第二端與第二開關(guān)管K2的第二端相連，第三開關(guān)管K3的控制端與第四開關(guān)管K4的第二端相連；

第四開關(guān)管K4的控制端與第一開關(guān)管K1的第二端相連，第四開關(guān)管K4的第一端與第二電壓端VGL相連，且第四開關(guān)管K4的第二端通過第一電容C1與移位寄存器的第二時(shí)鐘信號(hào)端CKB相連；

第五開關(guān)管K5的控制端與第一開關(guān)管K1的第二端相連，第五開關(guān)管K5的第一端與第二時(shí)鐘信號(hào)端CKB相連，第五開關(guān)管K5的第二端與移位寄存器的輸出端OUT，且第五開關(guān)管K5的控制端通過第二電容C2與第五開關(guān)管K5的第二端相連；

第六開關(guān)管K6的控制端與第四開關(guān)管K4的第二端相連，第六開關(guān)管K6的第一端與第二電壓端VGL相連，第六開關(guān)管K6的第二端與輸出端OUT相連；

第七開關(guān)管K7的控制端與移位寄存器的第一時(shí)鐘信號(hào)端CK相連，第七開關(guān)管K7的第一端與第二電壓端VGL相連，第七開關(guān)管K7的第二端與輸出端OUT相連。

本發(fā)明的實(shí)施例中，以第一開關(guān)管K1至第七開關(guān)管K7為PMOS晶體管為例進(jìn)行說明，但是，本發(fā)明并不僅限于此。移位寄存器的輸入端SET輸入高電平信號(hào)后，第一開關(guān)管K1導(dǎo)通。

第一時(shí)段T1，第一開關(guān)管K1將第一電壓端VGH輸入的高電平傳輸至節(jié)點(diǎn)PU，并對(duì)第二電容C2進(jìn)行充電，當(dāng)?shù)诙娙軨2的電壓達(dá)到第五開關(guān)管K5的開啟電壓時(shí)，第五開關(guān)管K5開啟，將第二時(shí)鐘信號(hào)端CKB輸入的高電平的時(shí)鐘信號(hào)傳輸至輸出端OUT，其中，在第二電容C2的充電過程中，第二電容C2的自舉效應(yīng)會(huì)使得節(jié)點(diǎn)PU的電位進(jìn)一步提升。

第二時(shí)段T2，第五開關(guān)管K5將第二時(shí)鐘信號(hào)端CKB輸入的低電平的時(shí)鐘信號(hào)傳輸至輸出端OUT，同時(shí)，第一時(shí)鐘信號(hào)端CK輸入的高電平信號(hào)控制第七晶體管K7開啟，將第二電壓端VGL輸出的低電平信號(hào)即下拉信號(hào)傳輸至輸出端OUT，在低電平的時(shí)鐘信號(hào)和低電平的下拉信號(hào)的共同作用下，柵極線的電位被快速下拉。

在第三時(shí)段T3，移位寄存器的第一復(fù)位端RESET輸入高電平信號(hào)，第二開關(guān)管K2導(dǎo)通，將第二電壓端VGL的低電平傳輸至節(jié)點(diǎn)PU，以下拉第五開關(guān)管K5的柵極電位，使得第五開關(guān)管K5關(guān)閉。

由于第五開關(guān)管K5向輸出端OUT輸出低電平的時(shí)鐘信號(hào)時(shí)，第一復(fù)位端RESET還未接收復(fù)位信號(hào)，因此，可以通過輸出端OUT向柵極線輸出低電平的時(shí)鐘信號(hào)和下拉信號(hào)，來快速下拉柵極線的電位，進(jìn)而可以提高像素單元的薄膜晶體管的關(guān)斷能力和像素單元的充電能力。同時(shí)，由于第一復(fù)位端RESET輸入復(fù)位信號(hào)時(shí)，第二時(shí)鐘信號(hào)端CKB還處于低電位，因此，輸出端OUT也不會(huì)誤輸出高電平信號(hào)即掃描信號(hào)，從而可以保證各行像素單元的逐行掃描。

當(dāng)然，本發(fā)明并不僅限于此，在其他實(shí)施例中，參考圖10，圖10為本發(fā)明實(shí)施例提供的柵極驅(qū)動(dòng)電路中移位寄存器的另一種內(nèi)部結(jié)構(gòu)示意圖，該移位寄存器還包括第二復(fù)位端IN、第八開關(guān)管K8和第九開關(guān)管K9；其中，第八開關(guān)管K8的控制端與第二復(fù)位端IN相連，第八開關(guān)管K8的第一端與第二電壓端VGL相連，第八開關(guān)管K8的第二端與輸出端OUT相連；第九開關(guān)管K9的控制端與第二復(fù)位端IN相連，第九開關(guān)管K9的第一端與第二電壓端VGL相連，第九開關(guān)管K9的第二端與第一開關(guān)管K1的第二端相連。

當(dāng)?shù)诙?fù)位端IN輸入的信號(hào)為高電平信號(hào)時(shí)，第八開關(guān)管K8和第九開關(guān)管K9導(dǎo)通，并將第二電壓端VGL的低電平傳輸至節(jié)點(diǎn)PU，以下拉第五開關(guān)管K5柵極的電位，并將低電平輸出至與輸出端OUT相連的柵極線，以對(duì)第五開關(guān)管K5的柵極和柵極線的電位進(jìn)行清零。

本實(shí)施例中，通過將第2m級(jí)移位寄存器的第一復(fù)位端RESET與第2m+5級(jí)移位寄存器的輸出端OUT相連，第2m-1級(jí)移位寄存器的第一復(fù)位端RESET與第2m+4級(jí)移位寄存器的輸出端OUT相連，來實(shí)現(xiàn)第二時(shí)鐘信號(hào)端CKB輸出的低電平時(shí)鐘信號(hào)和第一復(fù)位端RESET輸入的復(fù)位信號(hào)之間的時(shí)間間隔，當(dāng)然，本發(fā)明并不僅限于此。

本發(fā)明實(shí)施例還提供了一種陣列基板，參考圖11，圖11為本發(fā)明實(shí)施例提供的一種陣列基板的平面結(jié)構(gòu)示意圖，該陣列基板包括上述任一實(shí)施例提供的柵極驅(qū)動(dòng)電路和多條柵極線G1～Gn，其中，柵極驅(qū)動(dòng)電路中的第1級(jí)移位寄存器M1至第n級(jí)移位寄存器Mn的輸出端OUT分別與多條柵極線G1～Gn一一對(duì)應(yīng)相連，以對(duì)柵極線G1～Gn進(jìn)行逐條掃描，以便對(duì)像素單元陣列進(jìn)行逐行掃描。當(dāng)然，本實(shí)施例中的陣列基板還包括多條數(shù)據(jù)線、多個(gè)像素單元構(gòu)成的像素單元陣列和驅(qū)動(dòng)芯片等，在此不贅述。

本發(fā)明實(shí)施例還提供了一種顯示裝置，該顯示裝置包括上述實(shí)施例提供的陣列基板。

本發(fā)明實(shí)施例所提供的柵極驅(qū)動(dòng)電路、陣列基板和顯示裝置，由于移位寄存器在第二時(shí)段將第二時(shí)鐘信號(hào)端輸入的第二電平的時(shí)鐘信號(hào)傳輸至輸出端，在第三時(shí)段停止將第二時(shí)鐘信號(hào)端輸入的第二電平的時(shí)鐘信號(hào)傳輸至輸出端，即移位寄存器的第一復(fù)位端接收復(fù)位信號(hào)的時(shí)間與移位寄存器將第二時(shí)鐘信號(hào)端輸入的第二電平的時(shí)鐘信號(hào)傳輸至輸出端的時(shí)間之間具有時(shí)間間隔，因此，移位寄存器可以在第二時(shí)段通過第二電平的時(shí)鐘信號(hào)和第二電平的下拉信號(hào)共同下拉柵極線的電位，從而可以保證柵極線的快速下拉，進(jìn)而可以提高像素單元的薄膜晶體管的關(guān)斷能力和像素單元的充電能力。

本說明書中各個(gè)實(shí)施例采用遞進(jìn)的方式描述，每個(gè)實(shí)施例重點(diǎn)說明的都是與其他實(shí)施例的不同之處，各個(gè)實(shí)施例之間相同相似部分互相參見即可。對(duì)所公開的實(shí)施例的上述說明，使本領(lǐng)域?qū)I(yè)技術(shù)人員能夠?qū)崿F(xiàn)或使用本發(fā)明。對(duì)這些實(shí)施例的多種修改對(duì)本領(lǐng)域的專業(yè)技術(shù)人員來說將是顯而易見的，本文中所定義的一般原理可以在不脫離本發(fā)明的精神或范圍的情況下，在其它實(shí)施例中實(shí)現(xiàn)。因此，本發(fā)明將不會(huì)被限制于本文所示的這些實(shí)施例，而是要符合與本文所公開的原理和新穎特點(diǎn)相一致的最寬的范圍。