本發(fā)明涉及顯示器技術(shù)領(lǐng)域,尤其涉及一種柵極驅(qū)動(dòng)電路，還涉及包含如上柵極驅(qū)動(dòng)電路的液晶顯示裝置。

背景技術(shù)：

主動(dòng)式液晶顯示裝置中，每個(gè)像素具有一個(gè)薄膜晶體管(TFT)，其柵極(Gate)連接至水平掃描線，漏極(Drain)連接至垂直方向的數(shù)據(jù)線，源極(Source)則連接至像素電極。在水平掃描線上施加足夠的電壓，會(huì)使得該條線上的所有TFT打開(kāi)，此時(shí)該水平掃描線上的像素電極會(huì)與垂直方向的數(shù)據(jù)線連接，從而將數(shù)據(jù)線上的顯示信號(hào)電壓寫(xiě)入像素，控制不同液晶的透光度進(jìn)而達(dá)到控制色彩的效果。目前主動(dòng)式液晶顯示面板水平掃描線的驅(qū)動(dòng)主要由面板外接的IC來(lái)完成，外接的IC可以控制各級(jí)水平掃描線的逐級(jí)充電和放電。而GOA技術(shù)，即Gate Driver on Array(陣列基板行驅(qū)動(dòng))技術(shù)，可以運(yùn)用液晶顯示面板的原有制程將水平掃描線的驅(qū)動(dòng)電路制作在顯示區(qū)周圍的基板上，使之能替代外接IC來(lái)完成水平掃描線的驅(qū)動(dòng)。GOA技術(shù)能減少外接IC的綁定(bonding)工序，有機(jī)會(huì)提升產(chǎn)能并降低產(chǎn)品成本，而且可以使液晶顯示面板更適合制作窄邊框或無(wú)邊框的顯示產(chǎn)品。

現(xiàn)有的GOA柵極驅(qū)動(dòng)電路，通常包括級(jí)聯(lián)的多個(gè)GOA單元，每一級(jí)GOA單元對(duì)應(yīng)驅(qū)動(dòng)一級(jí)水平掃描線。GOA單元的主要結(jié)構(gòu)包括上拉電路(Pull-up part)，上拉控制電路(Pull-up control part)，傳遞電路(Transfer Part)，下拉電路(Key Pull-down Part)和下拉維持電路(Pull-down Holding Part)，以及負(fù)責(zé)電位抬升的自舉(Boast)電容。上拉電路主要負(fù)責(zé)將時(shí)鐘信號(hào)(Clock)輸出為柵極(Gate)信號(hào)；上拉控制電路負(fù)責(zé)控制上拉電路的打開(kāi)時(shí)間，一般連接前面級(jí)GOA電路傳遞過(guò)來(lái)的傳遞信號(hào)或者Gate信號(hào)；下拉電路負(fù)責(zé)在第一時(shí)間將Gate拉低為低電位，即關(guān)閉Gate信號(hào)；下拉維持電路則負(fù)責(zé)將Gate輸出信號(hào)和上拉電路的Gate信號(hào)(通常稱為Q點(diǎn))維持(Holding)在關(guān)閉狀態(tài)(即低電平電位)，通常有兩個(gè)下拉維持模塊交替作用；自舉電容(C boast)則負(fù)責(zé)Q點(diǎn)的二次抬升，這樣有利于上拉電路的Gate信號(hào)輸出。

現(xiàn)有的GOA柵極驅(qū)動(dòng)電路中，當(dāng)Q點(diǎn)電壓上升為高電平時(shí)，下拉維持電路切斷Q點(diǎn)與低電位點(diǎn)的連接通路。由于下拉維持電路的切斷動(dòng)作由Q點(diǎn)電壓控制，下拉維持電路的切斷滯后于Q點(diǎn)電壓上升，Q點(diǎn)電壓上升的過(guò)程中不能及時(shí)切斷Q點(diǎn)與低電位點(diǎn)的連接通路，導(dǎo)致Q點(diǎn)電壓出現(xiàn)漏電，Q點(diǎn)電壓的上升時(shí)間過(guò)大，這就會(huì)導(dǎo)致GOA單元部分性能劣化，嚴(yán)重時(shí)甚至?xí)?dǎo)致GOA單元的輸出逐級(jí)衰減、直到GOA柵極驅(qū)動(dòng)電路完全失效。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明提供了一種柵極驅(qū)動(dòng)電路，將下拉維持電路的切斷動(dòng)作提早于Q點(diǎn)電壓上升的過(guò)程，減少Q(mào)點(diǎn)在電壓自舉過(guò)程中的電荷泄漏，縮短Q點(diǎn)電壓的上升時(shí)間，提高GOA柵極驅(qū)動(dòng)電路的驅(qū)動(dòng)能力和驅(qū)動(dòng)穩(wěn)定性。

為了實(shí)現(xiàn)上述目的，本發(fā)明采用了如下的技術(shù)方案：

一種柵極驅(qū)動(dòng)電路，包括級(jí)聯(lián)設(shè)置的多個(gè)GOA驅(qū)動(dòng)單元，其中，第N級(jí)GOA驅(qū)動(dòng)單元包括上拉控制電路、上拉電路、下拉電路、基準(zhǔn)低電平信號(hào)、自舉電容以及第一下拉維持電路和第二下拉維持電路；所述GOA驅(qū)動(dòng)單元還包括一橋接晶體管，所述橋接晶體管的柵極連接至所述上拉控制電路的輸入端，接收前兩級(jí)傳遞信號(hào)，所述橋接晶體管的源極和漏極分別連接所述第一下拉維持電路和第二下拉維持電路；所述上拉控制電路的輸入端接收高電平信號(hào)時(shí)，所述橋接晶體管將所述第一下拉維持電路和第二下拉維持電路的輸入端相互連通并置為低電平，以控制切斷由所述上拉控制電路的輸出端產(chǎn)生的柵極控制信號(hào)與基準(zhǔn)低電平信號(hào)之間的連通線路；其中，N為正整數(shù)。

具體地，所述上拉控制電路根據(jù)前兩級(jí)傳遞信號(hào)控制產(chǎn)生柵極控制信號(hào)；所述上拉電路由所述柵極控制信號(hào)控制，將接收到的掃描時(shí)鐘信號(hào)轉(zhuǎn)換為掃描驅(qū)動(dòng)信號(hào)輸出；所述下拉電路根據(jù)后兩級(jí)傳遞信號(hào)控制將所述柵極控制信號(hào)和所述掃描驅(qū)動(dòng)信號(hào)拉低至所述基準(zhǔn)低電平信號(hào)；所述自舉電容連接在所述上拉控制電路的輸出端和所述上拉電路的輸出端之間；所述第一下拉維持電路和第二下拉維持電路在所述掃描驅(qū)動(dòng)信號(hào)處于非驅(qū)動(dòng)時(shí)間時(shí)，交替地將所述柵極控制信號(hào)和所述掃描驅(qū)動(dòng)信號(hào)連通至所述基準(zhǔn)低電平信號(hào)。

優(yōu)選地，所述第一下拉維持電路和第二下拉維持電路具有相同的電路結(jié)構(gòu)，所述第一下拉維持電路和第二下拉維持電路分別包括第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管；所述第一晶體管的柵極和源極連接并接收下拉時(shí)鐘信號(hào)，漏極與所述第二晶體管的源極連接；所述第二晶體管的柵極連接至所述柵極控制信號(hào)，漏極連接至所述基準(zhǔn)低電平信號(hào)；所述第三晶體管的源極與所述第一晶體管的源極連接，柵極與所述第一晶體管的漏極連接，漏極與所述第四晶體管的源極連接；所述第四晶體管的柵極連接至所述柵極控制信號(hào)，漏極連接至所述基準(zhǔn)低電平信號(hào)；所述第五晶體管的源極連接至所述柵極控制信號(hào)，柵極與所述第三晶體管的漏極連接，漏極連接至所述基準(zhǔn)低電平信號(hào)；所述第六晶體管的源極連接至所述掃描驅(qū)動(dòng)信號(hào)，柵極與所述第三晶體管的漏極連接，漏極連接至所述基準(zhǔn)低電平信號(hào)；其中，所述橋接晶體管的源極和漏極分別連接所述第一下拉維持電路和第二下拉維持電路的第三晶體管的漏極；其中，所述第一下拉維持電路接收的第一下拉時(shí)鐘信號(hào)與所述第二下拉維持電路接收的第二下拉時(shí)鐘信號(hào)的高低電平邏輯相反。

優(yōu)選地，所述第一下拉維持電路和第二下拉維持電路具有相同的電路結(jié)構(gòu)，所述第一下拉維持電路和第二下拉維持電路分別包括第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管；所述第一晶體管的柵極和源極連接并接收下拉時(shí)鐘信號(hào)，漏極與所述第二晶體管的源極連接；所述第二晶體管的柵極連接至所述柵極控制信號(hào)，漏極連接至所述基準(zhǔn)低電平信號(hào)；所述第三晶體管的源極與所述第一晶體管的源極連接，柵極與所述第一晶體管的漏極連接，漏極與所述第四晶體管的源極連接；所述第四晶體管的柵極連接至所述柵極控制信號(hào)，漏極連接至所述基準(zhǔn)低電平信號(hào)；所述第五晶體管的源極連接至所述柵極控制信號(hào)，柵極與所述第三晶體管的漏極連接，漏極連接至所述基準(zhǔn)低電平信號(hào)；所述第六晶體管的源極連接至所述掃描驅(qū)動(dòng)信號(hào)，柵極與所述第三晶體管的漏極連接，漏極連接至所述基準(zhǔn)低電平信號(hào)；其中，所述橋接晶體管的源極和漏極分別連接所述第一下拉維持電路和第二下拉維持電路的第一晶體管的漏極；其中，所述第一下拉維持電路接收的第一下拉時(shí)鐘信號(hào)與所述第二下拉維持電路接收的第二下拉時(shí)鐘信號(hào)的高低電平邏輯相反。

優(yōu)選地，所述上拉控制電路包括上拉控制晶體管，所述上拉控制晶體管的柵極和源極相互連接并接收前兩級(jí)傳遞信號(hào)，漏極輸出所述柵極控制信號(hào)。

優(yōu)選地，所述上拉電路包括上拉晶體管，所述上拉晶體管的柵極連接至所述柵極控制信號(hào)，源極連接至所述掃描時(shí)鐘信號(hào)，漏極輸出所述掃描驅(qū)動(dòng)信號(hào)。

優(yōu)選地，所述下拉電路包括第一下拉晶體管和第二下拉晶體管，所述第一下拉晶體管的源極連接至所述掃描驅(qū)動(dòng)信號(hào)，柵極連接至后兩級(jí)傳遞信號(hào)，漏極連接至所述基準(zhǔn)低電平信號(hào)；所述第二下拉晶體管的源極連接至所述柵極控制信號(hào)，柵極連接至后兩級(jí)傳遞信號(hào)，漏極連接至所述基準(zhǔn)低電平信號(hào)。

優(yōu)選地，所述GOA驅(qū)動(dòng)單元還包括傳遞電路，所述傳遞電路由所述柵極控制信號(hào)控制，將接收到的掃描時(shí)鐘信號(hào)轉(zhuǎn)換為本級(jí)傳遞信號(hào)輸出。

優(yōu)選地，所述傳遞電路包括傳遞晶體管，所述傳遞晶體管的柵極連接至所述柵極控制信號(hào)，源極連接至所述掃描時(shí)鐘信號(hào)，漏極輸出所述本級(jí)傳遞信號(hào)。

本發(fā)明還提供了一種液晶顯示裝置，其包括如上所述的柵極驅(qū)動(dòng)電路。

本發(fā)明實(shí)施例中提供的柵極驅(qū)動(dòng)電路，在第一下拉維持電路和第二下拉維持電路之間連接了橋接晶體管，并且橋接晶體管的柵極由上拉控制電路的輸入信號(hào)控制。當(dāng)上拉控制電路接收輸入信號(hào)為高電平使得Q點(diǎn)電壓隨之上升為高電平時(shí)，橋接晶體管也是由上拉控制電路的輸入信號(hào)控制導(dǎo)通，將第一下拉維持電路和第二下拉維持電路的輸入端相互連通并置為低電平，以控制切斷Q點(diǎn)與低電位點(diǎn)的連接通路。即，將下拉維持電路的切斷動(dòng)作提早(至少不滯后于Q點(diǎn)電壓上升的過(guò)程)，減少了Q點(diǎn)在電壓自舉過(guò)程中的電荷泄漏，縮短了Q點(diǎn)電壓的上升時(shí)間，提高了GOA柵極驅(qū)動(dòng)電路的驅(qū)動(dòng)能力和驅(qū)動(dòng)穩(wěn)定性。

附圖說(shuō)明

圖1是本發(fā)明實(shí)施例提供的柵極驅(qū)動(dòng)電路的電路圖；

圖2是本發(fā)明實(shí)施例中的柵極控制信號(hào)和掃描驅(qū)動(dòng)信號(hào)的波形圖，圖中還示出了現(xiàn)有技術(shù)對(duì)應(yīng)的波形進(jìn)行對(duì)比；

圖3是本發(fā)明另一實(shí)施例提供的柵極驅(qū)動(dòng)電路的電路圖；

圖4是本發(fā)明實(shí)施例提供的液晶顯示裝置的結(jié)構(gòu)示意圖。

具體實(shí)施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式進(jìn)行詳細(xì)說(shuō)明。這些優(yōu)選實(shí)施方式的示例在附圖中進(jìn)行了例示。附圖中所示和根據(jù)附圖描述的本發(fā)明的實(shí)施方式僅僅是示例性的，并且本發(fā)明并不限于這些實(shí)施方式。

在此，還需要說(shuō)明的是，為了避免因不必要的細(xì)節(jié)而模糊了本發(fā)明，在附圖中僅僅示出了與根據(jù)本發(fā)明的方案密切相關(guān)的結(jié)構(gòu)和/或處理步驟，而省略了與本發(fā)明關(guān)系不大的其他細(xì)節(jié)。

本實(shí)施例提供了一種柵極驅(qū)動(dòng)電路，包括級(jí)聯(lián)設(shè)置的多個(gè)GOA驅(qū)動(dòng)單元，按照第N級(jí)GOA驅(qū)動(dòng)單元控制對(duì)顯示區(qū)域第N級(jí)水平掃描線提供掃描驅(qū)動(dòng)信號(hào)G_N。如圖1所示，第N級(jí)GOA驅(qū)動(dòng)單元包括上拉控制電路10、上拉電路20、下拉電路30、基準(zhǔn)低電平信號(hào)VSS、自舉電容CB以及第一下拉維持電路40和第二下拉維持電路50；所述GOA驅(qū)動(dòng)單元還包括一橋接晶體管T7。

其中，所述上拉控制電路10根據(jù)前兩級(jí)傳遞信號(hào)ST_N-2控制產(chǎn)生柵極控制信號(hào)Q_N。所述上拉電路20由所述柵極控制信號(hào)Q_N控制，將接收到的掃描時(shí)鐘信號(hào)CK轉(zhuǎn)換為掃描驅(qū)動(dòng)信號(hào)G_N輸出。所述下拉電路30根據(jù)后兩級(jí)傳遞信號(hào)ST_N+2控制將所述柵極控制信號(hào)Q_N和所述掃描驅(qū)動(dòng)信號(hào)G_N拉低至所述基準(zhǔn)低電平信號(hào)VSS。所述自舉電容CB連接在所述上拉控制電路10的輸出端和所述上拉電路20的輸出端之間。所述第一下拉維持電路40和第二下拉維持電路50在所述掃描驅(qū)動(dòng)信號(hào)G_N處于非驅(qū)動(dòng)時(shí)間時(shí)，交替地將所述柵極控制信號(hào)Q_N和所述掃描驅(qū)動(dòng)信號(hào)G_N連通至所述基準(zhǔn)低電平信號(hào)VSS；其中，N為正整數(shù)。

其中，所述橋接晶體管T7的柵極連接至所述上拉控制電路10的輸入端，接收前兩級(jí)傳遞信號(hào)ST_N-2，所述橋接晶體管T7的源極和漏極分別連接所述第一下拉維持電路40和第二下拉維持電路50。所述上拉控制電路10的輸入端接收高電平信號(hào)時(shí)，所述橋接晶體管T7將所述第一下拉維持電路40和第二下拉維持電路50的輸入端相互連通并置為低電平，以控制切斷由所述上拉控制電路10的輸出端產(chǎn)生的柵極控制信號(hào)Q_N與基準(zhǔn)低電平信號(hào)VSS之間的連通線路。

其中，如圖1所示，所述GOA驅(qū)動(dòng)單元1還包括傳遞電路60，所述傳遞電路60由所述柵極控制信號(hào)Q_N控制，將接收到的掃描時(shí)鐘信號(hào)CK轉(zhuǎn)換為本級(jí)傳遞信號(hào)ST_N輸出。

如上所提供的柵極驅(qū)動(dòng)電路，在第一下拉維持電路和第二下拉維持電路之間連接了橋接晶體管，并且橋接晶體管的柵極由上拉控制電路的輸入信號(hào)控制。當(dāng)上拉控制電路接收輸入信號(hào)為高電平使得Q點(diǎn)電壓隨之上升為高電平時(shí)，橋接晶體管也是由上拉控制電路的輸入信號(hào)控制導(dǎo)通，將第一下拉維持電路和第二下拉維持電路的輸入端相互連通并置為低電平，以控制切斷Q點(diǎn)與低電位點(diǎn)的連接通路。即，將下拉維持電路的切斷動(dòng)作提早(至少不滯后于Q點(diǎn)電壓上升的過(guò)程)，減少了Q點(diǎn)在電壓自舉過(guò)程中的電荷泄漏，縮短了Q點(diǎn)電壓的上升時(shí)間，提高了GOA柵極驅(qū)動(dòng)電路的驅(qū)動(dòng)能力和驅(qū)動(dòng)穩(wěn)定性。

具體地，上拉控制單元10在上一級(jí)驅(qū)動(dòng)單元產(chǎn)生的前兩級(jí)傳遞信號(hào)ST_N-2的作用下，生成柵極控制信號(hào)Q_N。柵極控制信號(hào)Q_N負(fù)責(zé)整個(gè)GOA驅(qū)動(dòng)單元的正確工作時(shí)序。當(dāng)行掃描進(jìn)行到第N級(jí)時(shí)，Q_N為高電平，可用于開(kāi)啟上拉單元20輸出掃描驅(qū)動(dòng)信號(hào)G_N。當(dāng)?shù)贜級(jí)處于非行掃描狀態(tài)時(shí)，需要保證Q_N為可靠的低電平，使上拉單元20不輸出(即G_N為低電平)。因此，在GOA驅(qū)動(dòng)單元以及驅(qū)動(dòng)電路的設(shè)計(jì)中，必須保證Q_N的時(shí)序正確。在本實(shí)施例中，如圖1所示，所述上拉控制電路10包括上拉控制晶體管T11，所述上拉控制晶體管T11的柵極和源極相互連接并接收前兩級(jí)傳遞信號(hào)ST_N-2，漏極輸出所述柵極控制信號(hào)Q_N。

具體地，上拉單元20主要負(fù)責(zé)將掃描時(shí)鐘信號(hào)CK輸出為柵極的掃描驅(qū)動(dòng)信號(hào)G_N。在本實(shí)施例中，如圖1所示，所述上拉電路20包括上拉晶體管T21，所述上拉晶體管T21的柵極作為上拉單元20的控制信號(hào)輸入端連接至所述柵極控制信號(hào)Q_N，源極連接至所述掃描時(shí)鐘信號(hào)CK，漏極輸出所述掃描驅(qū)動(dòng)信號(hào)G_N，連接至對(duì)應(yīng)行的掃描線(圖中未示出)。

具體地，下拉單元30用于在第一時(shí)間將上拉晶體管T21的漏極電位(即掃描驅(qū)動(dòng)信號(hào)G_N)和柵極電位(即柵極控制信號(hào)Q_N)拉低為低電位，即關(guān)閉掃描驅(qū)動(dòng)信號(hào)G_N。本實(shí)施例中，如圖1所示，所述下拉電路30包括第一下拉晶體管T31和第二下拉晶體管T41。其中，所述第一下拉晶體管T31的源極連接至所述掃描驅(qū)動(dòng)信號(hào)G_N，柵極連接至后兩級(jí)傳遞信號(hào)ST_N+2，漏極連接至所述基準(zhǔn)低電平信號(hào)VSS；當(dāng)后兩級(jí)傳遞信號(hào)ST_N+2為高電平，第一下拉晶體管T31將掃描驅(qū)動(dòng)信號(hào)G_N拉低至基準(zhǔn)低電平信號(hào)VSS，關(guān)閉本級(jí)的掃描驅(qū)動(dòng)信號(hào)G_N。所述第二下拉晶體管T41的源極連接至所述柵極控制信號(hào)Q_N，柵極連接至后兩級(jí)傳遞信號(hào)ST_N+2，漏極連接至所述基準(zhǔn)低電平信號(hào)VSS；當(dāng)后兩級(jí)傳遞信號(hào)ST_N+2為高電平，第二下拉晶體管T41將柵極控制信號(hào)Q_N拉低至基準(zhǔn)低電平信號(hào)VSS，關(guān)閉柵極控制信號(hào)Q_N。

具體地，如圖1所示，所述傳遞電路60包括傳遞晶體管T22，所述傳遞晶體管T22的柵極連接至所述柵極控制信號(hào)Q_N，源極連接至所述掃描時(shí)鐘信號(hào)CK，漏極輸出所述本級(jí)傳遞信號(hào)ST_N。本級(jí)傳遞信號(hào)ST_N用于控制后兩級(jí)的上拉控制單元，通過(guò)由傳遞信號(hào)控制上拉控制單元，避免使用掃描驅(qū)動(dòng)信號(hào)G_N來(lái)控制這一動(dòng)作，使得掃描驅(qū)動(dòng)信號(hào)G_N更加穩(wěn)定。

進(jìn)一步地，如圖1所示，所述自舉電容CB連接在所述上拉控制電路10的輸出端和所述上拉電路20的輸出端之間，即，自舉電容CB的兩端分別連接?xùn)艠O控制信號(hào)Q_N和掃描驅(qū)動(dòng)信號(hào)G_N，所述自舉電容CB的作用是在Q_N為高電平時(shí)，存儲(chǔ)上拉晶體管T21柵源端的電壓，當(dāng)G_N輸出高電平的行掃描信號(hào)后，自舉電容可以二次抬升上拉晶體管T21的柵極的電位，以保證上拉晶體管T21可靠地開(kāi)啟與輸出掃描驅(qū)動(dòng)信號(hào)G_N。在完成本級(jí)的掃描驅(qū)動(dòng)信號(hào)G_N，G_N為低電平，并在其他行進(jìn)行掃描的時(shí)候一直維持這個(gè)低電平。

當(dāng)后兩級(jí)傳遞信號(hào)ST_N+2回到低電平后，將不能維持Q_N和G_N的低電平，因此，在GOA驅(qū)動(dòng)單元中，采用下拉維持單元將Q_N和G_N維持(Holding)在關(guān)閉狀態(tài)(低電平狀態(tài))。本實(shí)施例中，下拉維持單元包括第一下拉維持電路40和第二下拉維持電路50，在所述掃描驅(qū)動(dòng)信號(hào)G_N處于非驅(qū)動(dòng)時(shí)間時(shí)，第一下拉維持電路40和第二下拉維持電路50交替地將所述柵極控制信號(hào)Q_N和所述掃描驅(qū)動(dòng)信號(hào)G_N連通至所述基準(zhǔn)低電平信號(hào)VSS，將Q_N和G_N維持在關(guān)閉狀態(tài)。

具體地，如圖1所示，所述第一下拉維持電路40和第二下拉維持電路50具有相同的電路結(jié)構(gòu)，所述第一下拉維持電路40和第二下拉維持電路50分別包括第一晶體管T51、T61、第二晶體管T52、T62、第三晶體管T53、T63、第四晶體管T54、T64、第五晶體管T42、T43、第六晶體管T32、T33。其中，所述第一晶體管T51、T61的柵極和源極連接并接收下拉時(shí)鐘信號(hào)LC1、LC2，漏極與所述第二晶體管T52、T62的源極連接；所述第二晶體管T52、T62的柵極連接至所述柵極控制信號(hào)Q_N，漏極連接至所述基準(zhǔn)低電平信號(hào)VSS；所述第三晶體管T53、T63的源極與所述第一晶體管T51、T61的源極連接，柵極與所述第一晶體管T51、T61的漏極連接，漏極與所述第四晶體管T54、T64的源極連接；所述第四晶體管T54、T64的柵極連接至所述柵極控制信號(hào)Q_N，漏極連接至所述基準(zhǔn)低電平信號(hào)VSS；所述第五晶體管T42、T43的源極連接至所述柵極控制信號(hào)Q_N，柵極與所述第三晶體管T53、T63的漏極連接，漏極連接至所述基準(zhǔn)低電平信號(hào)VSS；所述第六晶體管T32、T33的源極連接至所述掃描驅(qū)動(dòng)信號(hào)G_N，柵極與所述第三晶體管T53、T63的漏極連接，漏極連接至所述基準(zhǔn)低電平信號(hào)VSS。其中，所述橋接晶體管T7的源極和漏極分別連接所述第一下拉維持電路40和第二下拉維持電路50的第三晶體管T53、T63的漏極。其中，所述第一下拉維持電路40接收的第一下拉時(shí)鐘信號(hào)LC1與所述第二下拉維持電路50接收的第二下拉時(shí)鐘信號(hào)LC2的高低電平邏輯相反，即，當(dāng)LC1為高電平，則LC2為低電平；反之，當(dāng)LC1為低電平，則LC2為高電平。

參閱圖1如上的第一下拉維持電路40和第二下拉維持電路50，其工作過(guò)程如下：

1)、在Q點(diǎn)電壓(柵極控制信號(hào)Q_N)上升階段：由于LC1和LC2是兩個(gè)互補(bǔ)的低頻率時(shí)鐘信號(hào)，因此在LC1為高電平時(shí)，LC2為低電平；反之，當(dāng)LC1為低電平時(shí)，LC2為高電平。當(dāng)前兩級(jí)傳遞信號(hào)ST_N-2為高電平，晶體管T7導(dǎo)通，在T7的作用下，即可以通過(guò)K點(diǎn)將P點(diǎn)拉到低電位；或者反之，通過(guò)P點(diǎn)將K點(diǎn)拉到低電位。當(dāng)K點(diǎn)和P點(diǎn)為低電位，控制Q點(diǎn)與低電平點(diǎn)之間的連通線路的第五晶體管T42、T43截止，即了柵極控制信號(hào)Q_N與基準(zhǔn)低電平信號(hào)VSS之間的連通線路。由于K點(diǎn)和P點(diǎn)的電平轉(zhuǎn)換由前兩級(jí)傳遞信號(hào)ST_N-2控制，前兩級(jí)傳遞信號(hào)ST_N-2的速度遠(yuǎn)快于Q點(diǎn)電壓抬升，P點(diǎn)或者K點(diǎn)電壓從高電平切換到低電平的轉(zhuǎn)換階段，并不需要等到Q點(diǎn)電位上升，才通過(guò)晶體管T54、T64將P點(diǎn)或者K點(diǎn)拉到低電平電壓VSS。因此，于是P點(diǎn)或者K點(diǎn)可以先于Q點(diǎn)電壓的抬升而被下拉到低電平電位，這就避免了P點(diǎn)或者K點(diǎn)的電壓下拉與Q點(diǎn)電壓抬升到競(jìng)爭(zhēng)冒險(xiǎn)，減少了Q點(diǎn)在電壓自舉過(guò)程中的電荷泄漏。

如圖2所示的波形圖，圖中示出了Q_N和G_N的對(duì)比波形圖，圖中實(shí)線表示按照本發(fā)明實(shí)施例提供的驅(qū)動(dòng)電路獲得的Q_N和G_N的波形，虛線表示按照現(xiàn)有技術(shù)的驅(qū)動(dòng)電路獲得的Q_N和G_N的波形。從圖2可以看出，Q_N和G_N的上升時(shí)間都得到較大的縮短，并且獲得更高的峰值電壓，確保了Q_N和G_N的正確時(shí)序，提高了GOA柵極驅(qū)動(dòng)電路的驅(qū)動(dòng)能力和驅(qū)動(dòng)穩(wěn)定性。

2)、在低電平維持階段：ST_N-2為低電平電位，于是T7關(guān)閉。所以P點(diǎn)或者K點(diǎn)的其中之一為高電平電壓，通過(guò)低電平維持電路，Q_N和G_N被耦合到低電平電壓VSS。因此，T7晶體管的引入并不會(huì)干擾低電平維持階段的工作。

需要說(shuō)明的是，以上K點(diǎn)和P點(diǎn)是指第四晶體管T54、T64的柵極連接點(diǎn)。

在另一個(gè)優(yōu)選地實(shí)施例中，如圖3所示，所述橋接晶體管T7的源極和漏極分別也可以連接所述第一下拉維持電路40和第二下拉維持電路50的第一晶體管T51、T61的漏極。由于節(jié)點(diǎn)M和N通過(guò)T7被拉低，這就能夠關(guān)斷T53和者T63，于是節(jié)點(diǎn)P和K能夠更快速地被拉到低電平。其余部分電路的結(jié)構(gòu)和工作原理與本實(shí)施例中的類似，這里不再贅述。

本實(shí)施例還提供了一種液晶顯示裝置，如圖4所示，所述液晶顯示裝置包括顯示區(qū)域2以及集成設(shè)置在顯示區(qū)域2邊緣上的柵極驅(qū)動(dòng)電路1，所述柵極驅(qū)動(dòng)電路1采用了如上實(shí)施例所提供的柵極驅(qū)動(dòng)電路。

綜上所述，如上實(shí)施例提供答復(fù)柵極驅(qū)動(dòng)電路，其可以將下拉維持電路的切斷動(dòng)作提早于Q點(diǎn)電壓上升的過(guò)程，減少Q(mào)點(diǎn)在電壓自舉過(guò)程中的電荷泄漏，縮短Q點(diǎn)電壓的上升時(shí)間，提高GOA柵極驅(qū)動(dòng)電路的驅(qū)動(dòng)能力和驅(qū)動(dòng)穩(wěn)定性。

需要說(shuō)明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語(yǔ)僅僅用來(lái)將一個(gè)實(shí)體或者操作與另一個(gè)實(shí)體或操作區(qū)分開(kāi)來(lái)，而不一定要求或者暗示這些實(shí)體或操作之間存在任何這種實(shí)際的關(guān)系或者順序。而且，術(shù)語(yǔ)“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過(guò)程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括沒(méi)有明確列出的其他要素，或者是還包括為這種過(guò)程、方法、物品或者設(shè)備所固有的要素。在沒(méi)有更多限制的情況下，由語(yǔ)句“包括一個(gè)……”限定的要素，并不排除在包括所述要素的過(guò)程、方法、物品或者設(shè)備中還存在另外的相同要素。

以上所述僅是本申請(qǐng)的具體實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本申請(qǐng)?jiān)淼那疤嵯?，還可以做出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本申請(qǐng)的保護(hù)范圍。