本發(fā)明涉及顯示技術(shù)領(lǐng)域，特別涉及一種移位寄存器單元、其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路及顯示面板。

背景技術(shù)：

隨著顯示技術(shù)的飛速發(fā)展，顯示面板越來(lái)越向著高集成度和低成本的方向發(fā)展。其中，陣列基板行驅(qū)動(dòng)(Gate Driver on Array，GOA)技術(shù)將薄膜晶體管(Thin Film Transistor，TFT)柵極開(kāi)關(guān)電路集成在顯示面板的陣列基板上以形成對(duì)顯示面板的掃描驅(qū)動(dòng)，從而可以省去柵極集成電路(Integrated Circuit，IC)的綁定(Bonding)區(qū)域以及扇出(Fan-out)區(qū)域的布線空間，不僅可以在材料成本和制備工藝兩方面降低產(chǎn)品成本，而且可以使顯示面板做到兩邊對(duì)稱和窄邊框的美觀設(shè)計(jì)；并且，這種集成工藝還可以省去柵極掃描線方向的Bonding工藝，從而提高產(chǎn)能和良率。

一般的柵極驅(qū)動(dòng)電路均是由多個(gè)級(jí)聯(lián)的移位寄存器單元組成，通過(guò)各級(jí)移位寄存器單元實(shí)現(xiàn)依次向顯示面板上的各行柵線輸入掃描信號(hào)。目前，雖然可以通過(guò)輸入較多的不同功能的控制信號(hào)來(lái)實(shí)現(xiàn)掃描信號(hào)的輸出，但是這樣導(dǎo)致柵極驅(qū)動(dòng)電路中組成各級(jí)移位寄存器單元的開(kāi)關(guān)晶體管的個(gè)數(shù)較多，以及各開(kāi)關(guān)晶體管之間連接的具體結(jié)構(gòu)也比較復(fù)雜，導(dǎo)致工藝難度加大，生產(chǎn)成本增加，甚至由于需要使用較多的信號(hào)線將多種不同功能的控制信號(hào)輸入各級(jí)移位寄存器單元，從而造成顯示面板的開(kāi)口率降低，使得該顯示面板不具備競(jìng)爭(zhēng)力。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明實(shí)施例提供一種移位寄存器單元、其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路及顯示面板，不僅結(jié)構(gòu)簡(jiǎn)單，而且需要連接的用于實(shí)現(xiàn)掃描信號(hào)輸出的不同功能的信號(hào)線較少，從而簡(jiǎn)化工藝復(fù)雜度，降低生產(chǎn)成本。

因此，本發(fā)明實(shí)施例提供了一種移位寄存器單元，包括：輸入模塊、復(fù)位模塊、第一控制模塊、第二控制模塊、第一輸出模塊以及第二輸出模塊；其中，

所述輸入模塊分別與輸入信號(hào)端以及第一節(jié)點(diǎn)相連；所述輸入模塊用于在所述輸入信號(hào)端的控制下將所述輸入信號(hào)端的信號(hào)提供給所述第一節(jié)點(diǎn)；

所述復(fù)位模塊分別與復(fù)位信號(hào)端、第一參考信號(hào)端以及所述第一節(jié)點(diǎn)相連；所述復(fù)位模塊用于在所述復(fù)位信號(hào)端的控制下將所述第一參考信號(hào)端的信號(hào)提供給所述第一節(jié)點(diǎn)；

所述第一控制模塊分別與所述第一參考信號(hào)端、所述第一節(jié)點(diǎn)以及第二節(jié)點(diǎn)相連；所述第一控制模塊用于在所述第二節(jié)點(diǎn)的信號(hào)的控制下將所述第一參考信號(hào)端的信號(hào)提供給所述第一節(jié)點(diǎn)；

所述第二控制模塊分別與所述第一參考信號(hào)端、第二參考信號(hào)端、所述第一節(jié)點(diǎn)以及所述第二節(jié)點(diǎn)相連；所述第二控制模塊用于在所述第二參考信號(hào)端的控制下將所述第二參考信號(hào)端的信號(hào)提供給所述第二節(jié)點(diǎn)，以及在所述第一節(jié)點(diǎn)的信號(hào)的控制下將所述第一參考信號(hào)端的信號(hào)提供給所述第二節(jié)點(diǎn)；

所述第一輸出模塊分別與時(shí)鐘信號(hào)端、所述第一節(jié)點(diǎn)以及所述移位寄存器單元的驅(qū)動(dòng)信號(hào)輸出端相連；所述第一輸出模塊用于在所述第一節(jié)點(diǎn)的信號(hào)的控制下將所述時(shí)鐘信號(hào)端的信號(hào)提供給所述驅(qū)動(dòng)信號(hào)輸出端，以及在所述第一節(jié)點(diǎn)處于浮接狀態(tài)時(shí)保持所述第一節(jié)點(diǎn)與所述驅(qū)動(dòng)信號(hào)輸出端之間的電壓差穩(wěn)定；

所述第二輸出模塊分別與所述第一參考信號(hào)端、所述第二節(jié)點(diǎn)以及所述驅(qū)動(dòng)信號(hào)輸出端相連；所述第二輸出模塊用于在所述第二節(jié)點(diǎn)的信號(hào)的控制下將所述第一參考信號(hào)端的信號(hào)提供給所述驅(qū)動(dòng)信號(hào)輸出端。

在一種可能的實(shí)施方式中，在本發(fā)明實(shí)施例提供的上述移位寄存器單元中，所述第二控制模塊包括：第一開(kāi)關(guān)晶體管、第二開(kāi)關(guān)晶體管以及第三開(kāi)關(guān)晶體管；其中，

所述第一開(kāi)關(guān)晶體管的控制極與其第一極、以及所述第二開(kāi)關(guān)晶體管的第一極均與所述第二參考信號(hào)端相連，所述第一開(kāi)關(guān)晶體管的第二極與所述第二開(kāi)關(guān)晶體管的控制極相連；

所述第二開(kāi)關(guān)晶體管的控制極與其第二極均與所述第二節(jié)點(diǎn)相連；

所述第三開(kāi)關(guān)晶體管的控制極與所述第一節(jié)點(diǎn)相連，第一極與所述第一參考信號(hào)端相連，第二極與所述第二節(jié)點(diǎn)相連。

在一種可能的實(shí)施方式中，在本發(fā)明實(shí)施例提供的上述移位寄存器單元中，所述輸入模塊包括：第四開(kāi)關(guān)晶體管；其中，

所述第四開(kāi)關(guān)晶體管的控制極與其第一極均與所述輸入信號(hào)端相連，第二極與所述第一節(jié)點(diǎn)相連。

在一種可能的實(shí)施方式中，在本發(fā)明實(shí)施例提供的上述移位寄存器單元中，所述復(fù)位模塊包括：第五開(kāi)關(guān)晶體管；其中，

所述第五開(kāi)關(guān)晶體管的控制極與所述復(fù)位信號(hào)端相連，第一極與所述第一參考信號(hào)端相連，第二極與所述第一節(jié)點(diǎn)相連。

在一種可能的實(shí)施方式中，在本發(fā)明實(shí)施例提供的上述移位寄存器單元中，所述第一控制模塊包括：第六開(kāi)關(guān)晶體管；其中，

所述第六開(kāi)關(guān)晶體管的控制極與所述第二節(jié)點(diǎn)相連，第一極與所述第一參考信號(hào)端相連，第二極與所述第一節(jié)點(diǎn)相連。

在一種可能的實(shí)施方式中，在本發(fā)明實(shí)施例提供的上述移位寄存器單元中，所述第一輸出模塊包括：第七開(kāi)關(guān)晶體管與電容；其中，

所述第七開(kāi)關(guān)晶體管的控制極與所述第一節(jié)點(diǎn)相連，第一極與所述時(shí)鐘信號(hào)端相連，第二極與所述驅(qū)動(dòng)信號(hào)輸出端相連；

所述電容的第一端與所述第一節(jié)點(diǎn)相連，第二端與所述驅(qū)動(dòng)信號(hào)輸出端相連。

在一種可能的實(shí)施方式中，在本發(fā)明實(shí)施例提供的上述移位寄存器單元中，所述第二輸出模塊包括：第八開(kāi)關(guān)晶體管；其中，

所述第八開(kāi)關(guān)晶體管的控制極與所述第二節(jié)點(diǎn)相連，第一極與所述第一參考信號(hào)端相連，第二極與所述驅(qū)動(dòng)信號(hào)輸出端相連。

相應(yīng)地，本發(fā)明實(shí)施例還提供了一種柵極驅(qū)動(dòng)電路，包括級(jí)聯(lián)的多個(gè)本發(fā)明實(shí)施例提供的上述任一種移位寄存器單元；其中，

第一級(jí)移位寄存器單元的輸入信號(hào)端與第一幀觸發(fā)信號(hào)端相連；

第二級(jí)移位寄存器單元的輸入信號(hào)端與第二幀觸發(fā)信號(hào)端相連；

第三級(jí)移位寄存器單元的輸入信號(hào)端與第三幀觸發(fā)信號(hào)端相連；

相鄰的四個(gè)移位寄存器單元中，第四個(gè)移位寄存器單元的輸入信號(hào)端與第一個(gè)移位寄存器單元的驅(qū)動(dòng)信號(hào)輸出端相連；

相鄰的五個(gè)移位寄存器單元中，第一個(gè)移位寄存器單元的復(fù)位信號(hào)端與第五個(gè)移位寄存器單元的驅(qū)動(dòng)信號(hào)輸出端相連。

相應(yīng)地，本發(fā)明實(shí)施例還提供了一種顯示面板，包括本發(fā)明實(shí)施例提供的上述柵極驅(qū)動(dòng)電路。

相應(yīng)地，本發(fā)明實(shí)施例還提供了一種本發(fā)明實(shí)施例提供的上述任一種移位寄存器單元的驅(qū)動(dòng)方法，包括：第一階段、第二階段、第三階段以及第四階段；其中，

在所述第一階段，所述輸入模塊在所述輸入信號(hào)端的控制下將所述輸入信號(hào)端的信號(hào)提供給所述第一節(jié)點(diǎn)；所述第二控制模塊在所述第二參考信號(hào)端的控制下將所述第二參考信號(hào)端的信號(hào)提供給所述第二節(jié)點(diǎn)，以及在所述第一節(jié)點(diǎn)的信號(hào)的控制下將所述第一參考信號(hào)端的信號(hào)提供給所述第二節(jié)點(diǎn)；所述第一輸出模塊在所述第一節(jié)點(diǎn)的信號(hào)的控制下將所述時(shí)鐘信號(hào)端的信號(hào)提供給所述驅(qū)動(dòng)信號(hào)輸出端；

在所述第二階段，所述第一輸出模塊在所述第一節(jié)點(diǎn)處于浮接狀態(tài)時(shí)保持所述第一節(jié)點(diǎn)與所述驅(qū)動(dòng)信號(hào)輸出端之間的電壓差穩(wěn)定，以及在所述第一節(jié)點(diǎn)的信號(hào)的控制下將所述時(shí)鐘信號(hào)端的信號(hào)提供給所述驅(qū)動(dòng)信號(hào)輸出端；所述第二控制模塊在所述第二參考信號(hào)端的控制下將所述第二參考信號(hào)端的信號(hào)提供給所述第二節(jié)點(diǎn)，以及在所述第一節(jié)點(diǎn)的信號(hào)的控制下將所述第一參考信號(hào)端的信號(hào)提供給所述第二節(jié)點(diǎn)；

在所述第三階段，所述復(fù)位模塊在所述復(fù)位信號(hào)端的控制下將所述第一參考信號(hào)端的信號(hào)提供給所述第一節(jié)點(diǎn)；所述第二控制模塊在所述第二參考信號(hào)端的控制下將所述第二參考信號(hào)端的信號(hào)提供給所述第二節(jié)點(diǎn)；所述第一控制模塊在所述第二節(jié)點(diǎn)的信號(hào)的控制下將所述第一參考信號(hào)端的信號(hào)提供給所述第一節(jié)點(diǎn)；所述第二輸出模塊在所述第二節(jié)點(diǎn)的信號(hào)的控制下將所述第一參考信號(hào)端的信號(hào)提供給所述驅(qū)動(dòng)信號(hào)輸出端；

在所述第四階段，所述第二控制模塊在所述第二參考信號(hào)端的控制下將所述第二參考信號(hào)端的信號(hào)提供給所述第二節(jié)點(diǎn)；所述第一控制模塊在所述第二節(jié)點(diǎn)的信號(hào)的控制下將所述第一參考信號(hào)端的信號(hào)提供給所述第一節(jié)點(diǎn)；所述第二輸出模塊在所述第二節(jié)點(diǎn)的信號(hào)的控制下將所述第一參考信號(hào)端的信號(hào)提供給所述驅(qū)動(dòng)信號(hào)輸出端。

本發(fā)明有益效果如下：

本發(fā)明實(shí)施例提供的移位寄存器單元、其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路及顯示面板，包括：輸入模塊、復(fù)位模塊、第一控制模塊、第二控制模塊、第一輸出模塊以及第二輸出模塊；其中，輸入模塊用于在輸入信號(hào)端的控制下將輸入信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)；復(fù)位模塊用于在復(fù)位信號(hào)端的控制下將第一參考信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)；第一控制模塊用于在第二節(jié)點(diǎn)的信號(hào)的控制下將第一參考信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)；第二控制模塊用于在第二參考信號(hào)端的控制下將第二參考信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)，以及在第一節(jié)點(diǎn)的信號(hào)的控制下將第一參考信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)；第一輸出模塊用于在第一節(jié)點(diǎn)的信號(hào)的控制下將時(shí)鐘信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端，以及在第一節(jié)點(diǎn)處于浮接狀態(tài)時(shí)保持第一節(jié)點(diǎn)與驅(qū)動(dòng)信號(hào)輸出端之間的電壓差穩(wěn)定；第二輸出模塊用于在第二節(jié)點(diǎn)的信號(hào)的控制下將第一參考信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端。因此，通過(guò)上述六個(gè)模塊的相互配合，能夠通過(guò)簡(jiǎn)單的結(jié)構(gòu)以及較少的信號(hào)線來(lái)實(shí)現(xiàn)驅(qū)動(dòng)信號(hào)輸出端的輸出，從而簡(jiǎn)化制備工藝，降低生產(chǎn)成本。

附圖說(shuō)明

圖1為本發(fā)明實(shí)施例提供的移位寄存器單元的結(jié)構(gòu)示意圖；

圖2a為本發(fā)明實(shí)施例提供的移位寄存器單元的具體結(jié)構(gòu)示意圖之一；

圖2b為本發(fā)明實(shí)施例提供的移位寄存器單元的具體結(jié)構(gòu)示意圖之二；

圖3a為圖2a所示的移位寄存器單元的電路時(shí)序圖；

圖3b為圖2b所示的移位寄存器單元的電路時(shí)序圖；

圖4為本發(fā)明實(shí)施例提供的柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖；

圖5為本發(fā)明實(shí)施例提供的移位寄存器單元的驅(qū)動(dòng)方法的流程圖。

具體實(shí)施方式

為了使本發(fā)明的目的，技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面結(jié)合附圖，對(duì)本發(fā)明實(shí)施例提供的移位寄存器單元、其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路及顯示面板的具體實(shí)施方式進(jìn)行詳細(xì)地說(shuō)明。應(yīng)當(dāng)理解，下面所描述的優(yōu)選實(shí)施例僅用于說(shuō)明和解釋本發(fā)明，并不用于限定本發(fā)明。并且在不沖突的情況下，本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相互組合。

本發(fā)明實(shí)施例提供了一種移位寄存器單元，如圖1所示，包括：輸入模塊1、復(fù)位模塊2、第一控制模塊3、第二控制模塊4、第一輸出模塊5以及第二輸出模塊6；其中，

輸入模塊1分別與輸入信號(hào)端Input以及第一節(jié)點(diǎn)A相連；輸入模塊1用于在輸入信號(hào)端Input的控制下將輸入信號(hào)端Input的信號(hào)提供給第一節(jié)點(diǎn)A；

復(fù)位模塊2分別與復(fù)位信號(hào)端Reset、第一參考信號(hào)端VSS以及第一節(jié)點(diǎn)A相連；復(fù)位模塊2用于在復(fù)位信號(hào)端Reset的控制下將第一參考信號(hào)端VSS的信號(hào)提供給第一節(jié)點(diǎn)A；

第一控制模塊3分別與第一參考信號(hào)端VSS、第一節(jié)點(diǎn)A以及第二節(jié)點(diǎn)B相連；第一控制模塊3用于在第二節(jié)點(diǎn)B的信號(hào)的控制下將第一參考信號(hào)端VSS的信號(hào)提供給第一節(jié)點(diǎn)A；

第二控制模塊4分別與第一參考信號(hào)端VSS、第二參考信號(hào)端VDD、第一節(jié)點(diǎn)A以及第二節(jié)點(diǎn)B相連；第二控制模塊4用于在第二參考信號(hào)端VDD的控制下將第二參考信號(hào)端VDD的信號(hào)提供給第二節(jié)點(diǎn)B，以及在第一節(jié)點(diǎn)A的信號(hào)的控制下將第一參考信號(hào)端VSS的信號(hào)提供給第二節(jié)點(diǎn)B；

第一輸出模塊5分別與時(shí)鐘信號(hào)端CLK、第一節(jié)點(diǎn)A以及移位寄存器單元的驅(qū)動(dòng)信號(hào)輸出端Output相連；第一輸出模塊5用于在第一節(jié)點(diǎn)A的信號(hào)的控制下將時(shí)鐘信號(hào)端CLK的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，以及在第一節(jié)點(diǎn)A處于浮接狀態(tài)時(shí)保持第一節(jié)點(diǎn)A與驅(qū)動(dòng)信號(hào)輸出端Output之間的電壓差穩(wěn)定；

第二輸出模塊6分別與第一參考信號(hào)端VSS、第二節(jié)點(diǎn)B以及驅(qū)動(dòng)信號(hào)輸出端Output相連；第二輸出模塊6用于在第二節(jié)點(diǎn)B的信號(hào)的控制下將第一參考信號(hào)端VSS的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output。

本發(fā)明實(shí)施例提供的上述移位寄存器單元，包括：輸入模塊、復(fù)位模塊、第一控制模塊、第二控制模塊、第一輸出模塊以及第二輸出模塊；其中，輸入模塊用于在輸入信號(hào)端的控制下將輸入信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)；復(fù)位模塊用于在復(fù)位信號(hào)端的控制下將第一參考信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)；第一控制模塊用于在第二節(jié)點(diǎn)的信號(hào)的控制下將第一參考信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)；第二控制模塊用于在第二參考信號(hào)端的控制下將第二參考信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)，以及在第一節(jié)點(diǎn)的信號(hào)的控制下將第一參考信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)；第一輸出模塊用于在第一節(jié)點(diǎn)的信號(hào)的控制下將時(shí)鐘信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端，以及在第一節(jié)點(diǎn)處于浮接狀態(tài)時(shí)保持第一節(jié)點(diǎn)與驅(qū)動(dòng)信號(hào)輸出端之間的電壓差穩(wěn)定；第二輸出模塊用于在第二節(jié)點(diǎn)的信號(hào)的控制下將第一參考信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端。因此，本發(fā)明實(shí)施例提供的移位寄存器單元通過(guò)上述六個(gè)模塊的相互配合，能夠通過(guò)簡(jiǎn)單的結(jié)構(gòu)以及較少的信號(hào)線來(lái)實(shí)現(xiàn)驅(qū)動(dòng)信號(hào)輸出端的輸出，從而簡(jiǎn)化制備工藝，降低生產(chǎn)成本。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器單元中，在輸入信號(hào)端的有效脈沖信號(hào)為高電位時(shí)，第一參考信號(hào)端的電位為低電位，第二參考信號(hào)端的電位為高電位；或者，在輸入信號(hào)端的有效脈沖信號(hào)為低電位時(shí)，第一參考信號(hào)端的電位為高電位，第二參考信號(hào)端的電位為低電位。

下面結(jié)合具體實(shí)施例，對(duì)本發(fā)明進(jìn)行詳細(xì)說(shuō)明。需要說(shuō)明的是，本實(shí)施例中是為了更好的解釋本發(fā)明，但不限制本發(fā)明。

具體地，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器單元中，如圖2a和圖2b所示，第二控制模塊4具體可以包括：第一開(kāi)關(guān)晶體管M1、第二開(kāi)關(guān)晶體管M2以及第三開(kāi)關(guān)晶體管M3；其中，

第一開(kāi)關(guān)晶體管M1的控制極與其第一極、以及第二開(kāi)關(guān)晶體管的第一極均與第二參考信號(hào)端VDD相連，第一開(kāi)關(guān)晶體管M1的第二極與第二開(kāi)關(guān)晶體管M2的控制極相連；

第二開(kāi)關(guān)晶體管M2的控制極與其第二極均與第二節(jié)點(diǎn)B相連；

第三開(kāi)關(guān)晶體管M3的控制極與第一節(jié)點(diǎn)A相連，第一極與第一參考信號(hào)端VSS相連，第二極與第二節(jié)點(diǎn)B相連。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器單元中，在輸入信號(hào)端Input的有效脈沖信號(hào)為高電位時(shí)，如圖2a所示，第一開(kāi)關(guān)晶體管M1、第二開(kāi)關(guān)晶體管M2以及第三開(kāi)關(guān)晶體管M3均可以為N型開(kāi)關(guān)晶體管。或者，在輸入信號(hào)端Input的有效脈沖信號(hào)為低電位時(shí)，如圖2b所示，第一開(kāi)關(guān)晶體管M1、第二開(kāi)關(guān)晶體管M2以及第三開(kāi)關(guān)晶體管M3均可以為P型開(kāi)關(guān)晶體管。在實(shí)際應(yīng)用中，第一開(kāi)關(guān)晶體管M1、第二開(kāi)關(guān)晶體管M2以及第三開(kāi)關(guān)晶體管M3的具體類型需要根據(jù)實(shí)際應(yīng)用環(huán)境來(lái)設(shè)計(jì)確定，在此不作限定。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器單元中，第一開(kāi)關(guān)晶體管在第二參考信號(hào)端的控制下處于導(dǎo)通狀態(tài)時(shí)，將第二參考信號(hào)端的信號(hào)提供給第二開(kāi)關(guān)晶體管的控制極。第二開(kāi)關(guān)晶體管在其控制極的信號(hào)的控制下處于導(dǎo)通狀態(tài)時(shí)，將第二參考信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)。由于第一開(kāi)關(guān)晶體管與第二開(kāi)關(guān)晶體管可以構(gòu)成靜電環(huán)結(jié)構(gòu)，即形成具有可變電阻的功能的結(jié)構(gòu)，即在第一開(kāi)關(guān)晶體管的第一極與第二開(kāi)關(guān)晶體管的第二極之間的電壓差越大時(shí)，流經(jīng)第一開(kāi)關(guān)晶體管的第一極與第二開(kāi)關(guān)晶體管的第二極之間的電流就越大；在第一開(kāi)關(guān)晶體管的第一極與第二開(kāi)關(guān)晶體管的第二極之間的電壓差非常小時(shí)，流經(jīng)第一開(kāi)關(guān)晶體管的第一極與第二開(kāi)關(guān)晶體管的第二極之間的電流可以近似為0。第三開(kāi)關(guān)晶體管在第一節(jié)點(diǎn)的信號(hào)的控制下處于導(dǎo)通狀態(tài)時(shí)，將第一參考信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)。

以上僅是舉例說(shuō)明本發(fā)明實(shí)施例提供的移位寄存器單元中第二控制模塊的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，第二控制模塊的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不做限定。

具體地，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器單元中，如圖2a和圖2b所示，輸入模塊1具體可以包括：第四開(kāi)關(guān)晶體管M4；其中，

第四開(kāi)關(guān)晶體管M4的控制極與其第一極均與輸入信號(hào)端Input相連，第二極與第一節(jié)點(diǎn)A相連。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器單元中，在輸入信號(hào)端Input的有效脈沖信號(hào)為高電位時(shí)，如圖2a所示，第四開(kāi)關(guān)晶體管M4可以為N型開(kāi)關(guān)晶體管?；蛘?，在輸入信號(hào)端Input的有效脈沖信號(hào)為低電位時(shí)，如圖2b所示，第四開(kāi)關(guān)晶體管M4也可以為P型開(kāi)關(guān)晶體管。在實(shí)際應(yīng)用中，第四開(kāi)關(guān)晶體管M4的具體類型需要根據(jù)實(shí)際應(yīng)用環(huán)境來(lái)設(shè)計(jì)確定，在此不作限定。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器單元中，第四開(kāi)關(guān)晶體管在輸入信號(hào)端的控制下處于導(dǎo)通狀態(tài)時(shí)，將輸入信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)。

以上僅是舉例說(shuō)明本發(fā)明實(shí)施例提供的移位寄存器單元中輸入模塊的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，輸入模塊的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不做限定。

具體地，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器單元中，如圖2a和圖2b所示，復(fù)位模塊2具體可以包括：第五開(kāi)關(guān)晶體管M5；其中，

第五開(kāi)關(guān)晶體管M5的控制極與復(fù)位信號(hào)端Reset相連，第一極與第一參考信號(hào)端VSS相連，第二極與第一節(jié)點(diǎn)A相連。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器單元中，在復(fù)位信號(hào)端Reset的有效脈沖信號(hào)為高電位時(shí)，如圖2a所示，第五開(kāi)關(guān)晶體管M5可以為N型開(kāi)關(guān)晶體管。或者，在復(fù)位信號(hào)端Reset的有效脈沖信號(hào)為低電位時(shí)，如圖2b所示，第五開(kāi)關(guān)晶體管M5也可以為P型開(kāi)關(guān)晶體管。在實(shí)際應(yīng)用中，第五開(kāi)關(guān)晶體管M5的具體類型需要根據(jù)實(shí)際應(yīng)用環(huán)境來(lái)設(shè)計(jì)確定，在此不作限定。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器單元中，第五開(kāi)關(guān)晶體管在復(fù)位信號(hào)端的控制下處于導(dǎo)通狀態(tài)時(shí)，將第一參考信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器單元中，在輸入信號(hào)端Input的有效脈沖信號(hào)為高電位時(shí)，如圖2a所示，第五開(kāi)關(guān)晶體管M5可以為N型開(kāi)關(guān)晶體管。或者，在輸入信號(hào)端Input的有效脈沖信號(hào)為低電位時(shí)，如圖2b所示，第五開(kāi)關(guān)晶體管M5也可以為P型開(kāi)關(guān)晶體管。在實(shí)際應(yīng)用中，第五開(kāi)關(guān)晶體管M5的具體類型需要根據(jù)實(shí)際應(yīng)用環(huán)境來(lái)設(shè)計(jì)確定，在此不作限定。

以上僅是舉例說(shuō)明本發(fā)明實(shí)施例提供的移位寄存器單元中復(fù)位模塊的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，復(fù)位模塊的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不做限定。

具體地，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器單元中，如圖2a和圖2b所示，第一控制模塊3具體可以包括：第六開(kāi)關(guān)晶體管M6；其中，

第六開(kāi)關(guān)晶體管M6的控制極與第二節(jié)點(diǎn)B相連，第一極與第一參考信號(hào)端VSS相連，第二極與第一節(jié)點(diǎn)A相連。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器單元中，在輸入信號(hào)端Input的有效脈沖信號(hào)為高電位時(shí)，如圖2a所示，第六開(kāi)關(guān)晶體管M6可以為N型開(kāi)關(guān)晶體管?；蛘?，在輸入信號(hào)端Input的有效脈沖信號(hào)為低電位時(shí)，如圖2b所示，第六開(kāi)關(guān)晶體管M6也可以為P型開(kāi)關(guān)晶體管。在實(shí)際應(yīng)用中，第六開(kāi)關(guān)晶體管M6的具體類型需要根據(jù)實(shí)際應(yīng)用環(huán)境來(lái)設(shè)計(jì)確定，在此不作限定。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器單元中，第六開(kāi)關(guān)晶體管在第二節(jié)點(diǎn)的信號(hào)的控制下處于導(dǎo)通狀態(tài)時(shí)，將第一參考信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)。

以上僅是舉例說(shuō)明本發(fā)明實(shí)施例提供的移位寄存器單元中第一控制模塊的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，第一控制模塊的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不做限定。

具體地，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器單元中，如圖2a和圖2b所示，第一輸出模塊5具體可以包括：第七開(kāi)關(guān)晶體管M7與電容C；其中，

第七開(kāi)關(guān)晶體管M7的控制極與第一節(jié)點(diǎn)A相連，第一極與時(shí)鐘信號(hào)端CLK相連，第二極與驅(qū)動(dòng)信號(hào)輸出端Output相連；

電容C的第一端與第一節(jié)點(diǎn)A相連，第二端與驅(qū)動(dòng)信號(hào)輸出端Output相連。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器單元中，在輸入信號(hào)端Input的有效脈沖信號(hào)為高電位時(shí)，如圖2a所示，第七開(kāi)關(guān)晶體管M7可以為N型開(kāi)關(guān)晶體管?；蛘?，在輸入信號(hào)端Input的有效脈沖信號(hào)為低電位時(shí)，如圖2b所示，第七開(kāi)關(guān)晶體管M7也可以為P型開(kāi)關(guān)晶體管。在實(shí)際應(yīng)用中，第七開(kāi)關(guān)晶體管M7的具體類型需要根據(jù)實(shí)際應(yīng)用環(huán)境來(lái)設(shè)計(jì)確定，在此不作限定。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器單元中，第七開(kāi)關(guān)晶體管在第一節(jié)點(diǎn)的信號(hào)的控制下處于導(dǎo)通狀態(tài)時(shí)，將時(shí)鐘信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端。在第一節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，由于電容的自舉作用，可以保持其兩端的電壓差穩(wěn)定，即保持第一節(jié)點(diǎn)與驅(qū)動(dòng)信號(hào)輸出端之間的電壓差穩(wěn)定。

以上僅是舉例說(shuō)明本發(fā)明實(shí)施例提供的移位寄存器單元中第一輸出模塊的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，第一輸出模塊的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不做限定。

具體地，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器單元中，如圖2a和圖2b所示，第二輸出模塊6具體可以包括：第八開(kāi)關(guān)晶體管M8；其中，

第八開(kāi)關(guān)晶體管M8的控制極與第二節(jié)點(diǎn)B相連，第一極與第一參考信號(hào)端VSS相連，第二極與驅(qū)動(dòng)信號(hào)輸出端Output相連。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器單元中，在輸入信號(hào)端Input的有效脈沖信號(hào)為高電位時(shí)，如圖2a所示，第八開(kāi)關(guān)晶體管M8可以為N型開(kāi)關(guān)晶體管?；蛘?，在輸入信號(hào)端Input的有效脈沖信號(hào)為低電位時(shí)，如圖2b所示，第八開(kāi)關(guān)晶體管M8也可以為P型開(kāi)關(guān)晶體管。在實(shí)際應(yīng)用中，第八開(kāi)關(guān)晶體管M8的具體類型需要根據(jù)實(shí)際應(yīng)用環(huán)境來(lái)設(shè)計(jì)確定，在此不作限定。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器單元中，第八開(kāi)關(guān)晶體管在第二節(jié)點(diǎn)的信號(hào)的控制下處于導(dǎo)通狀態(tài)時(shí)，將第一參考信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端。

以上僅是舉例說(shuō)明本發(fā)明實(shí)施例提供的移位寄存器單元中第二輸出模塊的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，第二輸出模塊的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不做限定。

進(jìn)一步地，為了簡(jiǎn)化制備工藝，在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器單元中，如圖2a所示，所有開(kāi)關(guān)晶體管均可以為N型開(kāi)關(guān)晶體管?；蛘撸鐖D2b所示，所有開(kāi)關(guān)晶體管均可以為P型開(kāi)關(guān)晶體管。

進(jìn)一步的，在具體實(shí)施時(shí)，N型開(kāi)關(guān)晶體管在高電位作用下導(dǎo)通，在低電位作用下截止；P型開(kāi)關(guān)晶體管在高電位作用下截止，在低電位作用下導(dǎo)通。

需要說(shuō)明的是，本發(fā)明上述實(shí)施例中提到的開(kāi)關(guān)晶體管可以是薄膜晶體管(TFT，Thin Film Transistor)，也可以是金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(MOS，Metal Oxide Scmiconductor)，在此不作限定。在具體實(shí)施中，這些開(kāi)關(guān)晶體管的第一極和第二極根據(jù)開(kāi)關(guān)晶體管類型以及信號(hào)端的信號(hào)的不同，可以將第一極作為開(kāi)關(guān)晶體管的源極或漏極，以及將第二極作為開(kāi)關(guān)晶體管的漏極或源極，在此不作限定。

下面結(jié)合電路時(shí)序圖對(duì)本發(fā)明實(shí)施例提供的上述移位寄存器單元的工作過(guò)程作以描述。下述描述中以1表示高電位信號(hào)，0表示低電位信號(hào)，其中，1和0代表其邏輯電位，僅是為了更好的解釋本發(fā)明實(shí)施例提供的上述移位寄存器單元的工作過(guò)程，而不是在具體實(shí)施時(shí)施加在各開(kāi)關(guān)晶體管的控制極上的電位。

實(shí)施例一、

以圖2a所示的移位寄存器單元的結(jié)構(gòu)為例對(duì)其工作過(guò)程作以描述，其中，在圖2a所示的移位寄存器單元中，所有開(kāi)關(guān)晶體管均為N型開(kāi)關(guān)晶體管；第一參考信號(hào)端VSS的電位為低電位，第二參考信號(hào)端VDD的電位為高電位；對(duì)應(yīng)的輸入輸出時(shí)序圖如圖3a所示，具體地，選取如圖3a所示的輸入輸出時(shí)序圖中的T1、T2、T3和T4四個(gè)階段。

在T1階段，Input＝1，Reset＝0，CLK＝0。

由于Input＝1，因此第四開(kāi)關(guān)晶體管M4導(dǎo)通。由于第四開(kāi)關(guān)晶體管M4導(dǎo)通并將高電位的輸入信號(hào)端Input的信號(hào)提供給第一節(jié)點(diǎn)A，因此第一節(jié)點(diǎn)A的電位為高電位。由于第一節(jié)點(diǎn)A的電位為高電位，因此第三開(kāi)關(guān)晶體管M3和第七開(kāi)關(guān)晶體管M7均導(dǎo)通，電容C充電。由于第七開(kāi)關(guān)晶體管M7導(dǎo)通并將低電位的時(shí)鐘信號(hào)端CLK的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，因此驅(qū)動(dòng)信號(hào)輸出端Output的電位為低電位，即驅(qū)動(dòng)信號(hào)輸出端Output輸出低電位的掃描信號(hào)。由于VDD＝1，因此第一開(kāi)關(guān)晶體管M1導(dǎo)通并將高電位的第二參考信號(hào)端VDD的信號(hào)提供給第二開(kāi)關(guān)晶體管M2的控制極，因此第二開(kāi)關(guān)晶體管M2導(dǎo)通并將高電位的第二參考信號(hào)端VDD的信號(hào)提供給第二節(jié)點(diǎn)B。由于導(dǎo)通的第三開(kāi)關(guān)晶體管M3可以導(dǎo)通低電位的第一參考信號(hào)端VSS與第二節(jié)點(diǎn)B，因此第一開(kāi)關(guān)晶體管M1的第一極與第三開(kāi)關(guān)晶體管的M3的第二極形成電流通路，使第二節(jié)點(diǎn)B的電位穩(wěn)定為低電位。由于第二節(jié)點(diǎn)B的電位為低電位，因此第六開(kāi)關(guān)晶體管M6與第八開(kāi)關(guān)晶體管M8均截止。由于Reset＝0，因此第五開(kāi)關(guān)晶體管M5截止。

在T2階段，Input＝0，Reset＝0，CLK＝1。

由于Input＝0，因此第四開(kāi)關(guān)晶體管M4截止，使得第一節(jié)點(diǎn)A處于浮接狀態(tài)。由于第一節(jié)點(diǎn)A處于浮接狀態(tài)，由于電容C的自舉作用，可以保持其兩端的電壓差穩(wěn)定，因此保持第一節(jié)點(diǎn)A的電位為高電位。由于第一節(jié)點(diǎn)A的電位為高電位，因此第三開(kāi)關(guān)晶體管M3和第七開(kāi)關(guān)晶體管M7均導(dǎo)通。由于第七開(kāi)關(guān)晶體管M7導(dǎo)通并將高電位的時(shí)鐘信號(hào)端CLK的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，因此驅(qū)動(dòng)信號(hào)輸出端Output的電位為高電位。由于電容C的自舉作用，可以保持其兩端的電壓差穩(wěn)定，因此使第一節(jié)點(diǎn)A的電位被進(jìn)一步拉高，使得第三開(kāi)關(guān)晶體管M3和第七開(kāi)關(guān)晶體管M7完全導(dǎo)通，從而使第七開(kāi)關(guān)晶體管M7可以無(wú)電壓損失的將高電位的時(shí)鐘信號(hào)端CLK的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，使驅(qū)動(dòng)信號(hào)輸出端Output輸出高電位的掃描信號(hào)。由于VDD＝1，因此第一開(kāi)關(guān)晶體管M1導(dǎo)通并將高電位的第二參考信號(hào)端VDD的信號(hào)提供給第二開(kāi)關(guān)晶體管M2的控制極，因此第二開(kāi)關(guān)晶體管M2導(dǎo)通并將高電位的第二參考信號(hào)端VDD的信號(hào)提供給第二節(jié)點(diǎn)B。由于完全導(dǎo)通的第三開(kāi)關(guān)晶體管M3可以導(dǎo)通低電位的第一參考信號(hào)端VSS與第二節(jié)點(diǎn)B，因此第一開(kāi)關(guān)晶體管M1的第一極與第三開(kāi)關(guān)晶體管的M3的第二極形成電流通路，使第二節(jié)點(diǎn)B的電位穩(wěn)定為低電位。由于第二節(jié)點(diǎn)B的電位為低電位，因此第六開(kāi)關(guān)晶體管M6與第八開(kāi)關(guān)晶體管M8均截止。由于Reset＝0，因此第五開(kāi)關(guān)晶體管M5截止。

之后，Input＝0，Reset＝0，CLK＝0。

由于Input＝0，因此第四開(kāi)關(guān)晶體管M4截止，使得第一節(jié)點(diǎn)A處于浮接狀態(tài)。由于第一節(jié)點(diǎn)A處于浮接狀態(tài)，由于電容C的自舉作用，可以保持其兩端的電壓差穩(wěn)定，因此保持第一節(jié)點(diǎn)A的電位為高電位。由于第一節(jié)點(diǎn)A的電位為高電位，因此第三開(kāi)關(guān)晶體管M3和第七開(kāi)關(guān)晶體管M7均導(dǎo)通。由于第七開(kāi)關(guān)晶體管M7導(dǎo)通并將低電位的時(shí)鐘信號(hào)端CLK的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，使驅(qū)動(dòng)信號(hào)輸出端Output的電位為低電位，因此驅(qū)動(dòng)信號(hào)輸出端Output輸出低電位的掃描信號(hào)。由于VDD＝1，因此第一開(kāi)關(guān)晶體管M1導(dǎo)通并將高電位的第二參考信號(hào)端VDD的信號(hào)提供給第二開(kāi)關(guān)晶體管M2的控制極，因此第二開(kāi)關(guān)晶體管M2導(dǎo)通并將高電位的第二參考信號(hào)端VDD的信號(hào)提供給第二節(jié)點(diǎn)B。由于導(dǎo)通的第三開(kāi)關(guān)晶體管M3可以導(dǎo)通低電位的第一參考信號(hào)端VSS與第二節(jié)點(diǎn)B，因此第一開(kāi)關(guān)晶體管M1的第一極與第三開(kāi)關(guān)晶體管的M3的第二極形成電流通路，使第二節(jié)點(diǎn)B的電位穩(wěn)定為低電位。由于第二節(jié)點(diǎn)B的電位為低電位，因此第六開(kāi)關(guān)晶體管M6與第八開(kāi)關(guān)晶體管M8均截止。由于Reset＝0，因此第五開(kāi)關(guān)晶體管M5截止。

在T3階段，Input＝0，Reset＝1，CLK＝1。

由于Reset＝1，因此第五開(kāi)關(guān)晶體管M5導(dǎo)通。由于第五開(kāi)關(guān)晶體管M5導(dǎo)通并將低電位的第一參考信號(hào)端VSS的信號(hào)提供給第一節(jié)點(diǎn)A，因此第一節(jié)點(diǎn)A的電位為低電位。由于第一節(jié)點(diǎn)A的電位為低電位，因此第三開(kāi)關(guān)晶體管M3和第七開(kāi)關(guān)晶體管M7均截止。由于VDD＝1，因此第一開(kāi)關(guān)晶體管導(dǎo)通并將高電位的第二參考信號(hào)端VDD的信號(hào)提供給第二開(kāi)關(guān)晶體管M2的控制極，因此第二開(kāi)關(guān)晶體管M2導(dǎo)通并將高電位的第二參考信號(hào)端VDD的信號(hào)提供給第二節(jié)點(diǎn)B。由于第三開(kāi)關(guān)晶體管M3截止，因此第一開(kāi)關(guān)晶體管M1的第一極與第三開(kāi)關(guān)晶體管M3的第二極不能形成電流通路，使得第二節(jié)點(diǎn)B的電位穩(wěn)定為高電位。由于第二節(jié)點(diǎn)B的電位為高電位，因此第六開(kāi)關(guān)晶體管M6與第八開(kāi)關(guān)晶體管M8均導(dǎo)通。由于第六開(kāi)關(guān)晶體管M6導(dǎo)通并將低電位的第一參考信號(hào)端VSS的信號(hào)提供給第一節(jié)點(diǎn)A，進(jìn)一步保證第一節(jié)點(diǎn)A的電位為低電位。由于第八開(kāi)關(guān)晶體管M8導(dǎo)通并將低電位的第一參考信號(hào)端VSS的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，使驅(qū)動(dòng)信號(hào)輸出端Output的電位為低電位，因此驅(qū)動(dòng)信號(hào)輸出端Output輸出低電位的掃描信號(hào)。

在T4階段，Input＝0，Reset＝0，CLK＝0。

由于VDD＝1，因此第一開(kāi)關(guān)晶體管M1導(dǎo)通并將高電位的第二參考信號(hào)端VDD的信號(hào)提供給第二開(kāi)關(guān)晶體管M2的控制極，因此第二開(kāi)關(guān)晶體管M2導(dǎo)通并將高電位的第二參考信號(hào)端VDD的信號(hào)提供給第二節(jié)點(diǎn)B，因此第二節(jié)點(diǎn)B的電位穩(wěn)定為高電位。由于第二節(jié)點(diǎn)B的電位為高電位，因此第六開(kāi)關(guān)晶體管M6與第八開(kāi)關(guān)晶體管M8均導(dǎo)通。由于第八開(kāi)關(guān)晶體管M8導(dǎo)通并將低電位的第一參考信號(hào)端VSS的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，使驅(qū)動(dòng)信號(hào)輸出端Output的電位為低電位，因此驅(qū)動(dòng)信號(hào)輸出端Output輸出低電位的掃描信號(hào)。由于第六開(kāi)關(guān)晶體管M6導(dǎo)通并將低電位的第一參考信號(hào)端VSS的信號(hào)提供給第一節(jié)點(diǎn)A，因此第一節(jié)點(diǎn)A的電位為低電位。由于第一節(jié)點(diǎn)A的電位為低電位，因此第三開(kāi)關(guān)晶體管M3和第七開(kāi)關(guān)晶體管M7均截止。

之后，Input＝0，Reset＝0，CLK＝1。具體工作過(guò)程與T4階段在Input＝0，Reset＝0，CLK＝0時(shí)的工作過(guò)程基本相同，在此不作贅述。

本發(fā)明實(shí)施例提供的上述移位寄存器單元，在T4階段之后，一直重復(fù)執(zhí)行T4階段的工作過(guò)程，直至輸入信號(hào)端Input的電位再次變?yōu)楦唠娢弧?/p>

在實(shí)際應(yīng)用中，一般將第一參考信號(hào)端的電壓設(shè)置為-8V，將第二參考信號(hào)端的電壓設(shè)置為30V。在T1階段，由于第一開(kāi)關(guān)晶體管M1的第一極與第三開(kāi)關(guān)晶體管的M3的第二極可以形成電流通路，可以使第二節(jié)點(diǎn)B的低電位的電壓穩(wěn)定為0V。在T2階段，由于第一開(kāi)關(guān)晶體管M1的第一極與完全導(dǎo)通的第三開(kāi)關(guān)晶體管的M3的第二極可以形成電流通路，可以使第二節(jié)點(diǎn)B的低電位的電壓穩(wěn)定為-4V。在T3階段，由于第一開(kāi)關(guān)晶體管M1的第一極與第三開(kāi)關(guān)晶體管的M3的第二極可以形成電流通路，可以使第二節(jié)點(diǎn)B的低電位的電壓穩(wěn)定為0V。

實(shí)施例一中的移位寄存器單元由于僅包括8個(gè)開(kāi)關(guān)晶體管和1個(gè)電容，因此結(jié)構(gòu)簡(jiǎn)單，可以通過(guò)較少的用于輸入不同信號(hào)的信號(hào)線來(lái)實(shí)現(xiàn)掃描信號(hào)的輸出，從而簡(jiǎn)化制備工藝，降低生產(chǎn)成本。并且由于第一開(kāi)關(guān)晶體管和第二開(kāi)關(guān)晶體管可以形成靜電環(huán)結(jié)構(gòu)，即類似于可變電阻的功能，可以在T2階段之后使第二節(jié)點(diǎn)近似為高電位的第二參考信號(hào)端的電壓信號(hào)，從而保證第六開(kāi)關(guān)晶體管與第八開(kāi)關(guān)晶體管的導(dǎo)通，以保證驅(qū)動(dòng)信號(hào)輸出端可以穩(wěn)定的輸出低電位的掃描信號(hào)。

實(shí)施例二、

以圖2b所示的移位寄存器單元的結(jié)構(gòu)為例對(duì)其工作過(guò)程作以描述，其中，在圖2b所示的移位寄存器單元中，所有開(kāi)關(guān)晶體管均為P型開(kāi)關(guān)晶體管；第一參考信號(hào)端VSS的電位為高電位，第二參考信號(hào)端VDD的電位為低電位；對(duì)應(yīng)的輸入輸出時(shí)序圖如圖3b所示，具體地，選取如圖3b所示的輸入輸出時(shí)序圖中的T1、T2、T3和T4四個(gè)階段。

在T1階段，Input＝0，Reset＝1，CLK＝1。

由于Input＝0，因此第四開(kāi)關(guān)晶體管M4導(dǎo)通。由于第四開(kāi)關(guān)晶體管M4導(dǎo)通并將高電位的輸入信號(hào)端Input的信號(hào)提供給第一節(jié)點(diǎn)A，因此第一節(jié)點(diǎn)A的電位為低電位。由于第一節(jié)點(diǎn)A的電位為低電位，因此第三開(kāi)關(guān)晶體管M3和第七開(kāi)關(guān)晶體管M7均導(dǎo)通，電容C充電。由于第七開(kāi)關(guān)晶體管M7導(dǎo)通并將高電位的時(shí)鐘信號(hào)端CLK的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，因此驅(qū)動(dòng)信號(hào)輸出端Output的電位為高電位，即驅(qū)動(dòng)信號(hào)輸出端Output輸出高電位的掃描信號(hào)。由于VDD＝0，因此第一開(kāi)關(guān)晶體管M1導(dǎo)通并將低電位的第二參考信號(hào)端VDD的信號(hào)提供給第二開(kāi)關(guān)晶體管M2的控制極，因此第二開(kāi)關(guān)晶體管M2導(dǎo)通并將低電位的第二參考信號(hào)端VDD的信號(hào)提供給第二節(jié)點(diǎn)B。由于導(dǎo)通的第三開(kāi)關(guān)晶體管M3可以導(dǎo)通高電位的第一參考信號(hào)端VSS與第二節(jié)點(diǎn)B，因此第一開(kāi)關(guān)晶體管M1的第一極與第三開(kāi)關(guān)晶體管的M3的第二極形成電流通路，使第二節(jié)點(diǎn)B的電位穩(wěn)定為高電位。由于第二節(jié)點(diǎn)B的電位為高電位，因此第六開(kāi)關(guān)晶體管M6與第八開(kāi)關(guān)晶體管M8均截止。由于Reset＝1，因此第五開(kāi)關(guān)晶體管M5截止。

在T2階段，Input＝1，Reset＝1，CLK＝0。

由于Input＝1，因此第四開(kāi)關(guān)晶體管M4截止，使得第一節(jié)點(diǎn)A處于浮接狀態(tài)。由于第一節(jié)點(diǎn)A處于浮接狀態(tài)，由于電容C的自舉作用，可以保持其兩端的電壓差穩(wěn)定，因此保持第一節(jié)點(diǎn)A的電位為低電位。由于第一節(jié)點(diǎn)A的電位為低電位，因此第三開(kāi)關(guān)晶體管M3和第七開(kāi)關(guān)晶體管M7均導(dǎo)通。由于第七開(kāi)關(guān)晶體管M7導(dǎo)通并將低電位的時(shí)鐘信號(hào)端CLK的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，因此驅(qū)動(dòng)信號(hào)輸出端Output的電位為低電位。由于電容C的自舉作用，可以保持其兩端的電壓差穩(wěn)定，因此使第一節(jié)點(diǎn)A的電位被進(jìn)一步拉低，使得第三開(kāi)關(guān)晶體管M3和第七開(kāi)關(guān)晶體管M7完全導(dǎo)通，從而使第七開(kāi)關(guān)晶體管M7可以無(wú)電壓損失的將低電位的時(shí)鐘信號(hào)端CLK的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，使驅(qū)動(dòng)信號(hào)輸出端Output輸出低電位的掃描信號(hào)。由于VDD＝0，因此第一開(kāi)關(guān)晶體管M1導(dǎo)通并將低電位的第二參考信號(hào)端VDD的信號(hào)提供給第二開(kāi)關(guān)晶體管M2的控制極，因此第二開(kāi)關(guān)晶體管M2導(dǎo)通并將低電位的第二參考信號(hào)端VDD的信號(hào)提供給第二節(jié)點(diǎn)B。由于完全導(dǎo)通的第三開(kāi)關(guān)晶體管M3可以導(dǎo)通高電位的第一參考信號(hào)端VSS與第二節(jié)點(diǎn)B，因此第一開(kāi)關(guān)晶體管M1的第一極與第三開(kāi)關(guān)晶體管的M3的第二極形成電流通路，使第二節(jié)點(diǎn)B的電位穩(wěn)定為高電位。由于第二節(jié)點(diǎn)B的電位為高電位，因此第六開(kāi)關(guān)晶體管M6與第八開(kāi)關(guān)晶體管M8均截止。由于Reset＝1，因此第五開(kāi)關(guān)晶體管M5截止。

之后，Input＝1，Reset＝1，CLK＝1。

由于Input＝1，因此第四開(kāi)關(guān)晶體管M4截止，使得第一節(jié)點(diǎn)A處于浮接狀態(tài)。由于第一節(jié)點(diǎn)A處于浮接狀態(tài)，由于電容C的自舉作用，可以保持其兩端的電壓差穩(wěn)定，因此保持第一節(jié)點(diǎn)A的電位為低電位。由于第一節(jié)點(diǎn)A的電位為低電位，因此第三開(kāi)關(guān)晶體管M3和第七開(kāi)關(guān)晶體管M7均導(dǎo)通。由于第七開(kāi)關(guān)晶體管M7導(dǎo)通并將高電位的時(shí)鐘信號(hào)端CLK的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，使驅(qū)動(dòng)信號(hào)輸出端Output的電位為高電位，因此驅(qū)動(dòng)信號(hào)輸出端Output輸出高電位的掃描信號(hào)。由于VDD＝0，因此第一開(kāi)關(guān)晶體管M1導(dǎo)通并將低電位的第二參考信號(hào)端VDD的信號(hào)提供給第二開(kāi)關(guān)晶體管M2的控制極，因此第二開(kāi)關(guān)晶體管M2導(dǎo)通并將低電位的第二參考信號(hào)端VDD的信號(hào)提供給第二節(jié)點(diǎn)B。由于導(dǎo)通的第三開(kāi)關(guān)晶體管M3可以導(dǎo)通高電位的第一參考信號(hào)端VSS與第二節(jié)點(diǎn)B，因此第一開(kāi)關(guān)晶體管M1的第一極與第三開(kāi)關(guān)晶體管的M3的第二極形成電流通路，使第二節(jié)點(diǎn)B的電位穩(wěn)定為高電位。由于第二節(jié)點(diǎn)B的電位為高電位，因此第六開(kāi)關(guān)晶體管M6與第八開(kāi)關(guān)晶體管M8均截止。由于Reset＝1，因此第五開(kāi)關(guān)晶體管M5截止。

在T3階段，Input＝1，Reset＝0，CLK＝0。

由于Reset＝0，因此第五開(kāi)關(guān)晶體管M5導(dǎo)通。由于第五開(kāi)關(guān)晶體管M5導(dǎo)通并將高電位的第一參考信號(hào)端VSS的信號(hào)提供給第一節(jié)點(diǎn)A，因此第一節(jié)點(diǎn)A的電位為高電位。由于第一節(jié)點(diǎn)A的電位為高電位，因此第三開(kāi)關(guān)晶體管M3和第七開(kāi)關(guān)晶體管M7均截止。由于VDD＝0，因此第一開(kāi)關(guān)晶體管導(dǎo)通并將低電位的第二參考信號(hào)端VDD的信號(hào)提供給第二開(kāi)關(guān)晶體管M2的控制極，因此第二開(kāi)關(guān)晶體管M2導(dǎo)通并將低電位的第二參考信號(hào)端VDD的信號(hào)提供給第二節(jié)點(diǎn)B。由于第三開(kāi)關(guān)晶體管M3截止，因此第一開(kāi)關(guān)晶體管M1的第一極與第三開(kāi)關(guān)晶體管M3的第二極不能形成電流通路，使得第二節(jié)點(diǎn)B的電位穩(wěn)定為低電位。由于第二節(jié)點(diǎn)B的電位為低電位，因此第六開(kāi)關(guān)晶體管M6與第八開(kāi)關(guān)晶體管M8均導(dǎo)通。由于第六開(kāi)關(guān)晶體管M6導(dǎo)通并將高電位的第一參考信號(hào)端VSS的信號(hào)提供給第一節(jié)點(diǎn)A，進(jìn)一步保證第一節(jié)點(diǎn)A的電位為高電位。由于第八開(kāi)關(guān)晶體管M8導(dǎo)通并將高電位的第一參考信號(hào)端VSS的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，使驅(qū)動(dòng)信號(hào)輸出端Output的電位為高電位，因此驅(qū)動(dòng)信號(hào)輸出端Output輸出高電位的掃描信號(hào)。

在T4階段，Input＝1，Reset＝1，CLK＝1。

由于VDD＝0，因此第一開(kāi)關(guān)晶體管M1導(dǎo)通并將低電位的第二參考信號(hào)端VDD的信號(hào)提供給第二開(kāi)關(guān)晶體管M2的控制極，因此第二開(kāi)關(guān)晶體管M2導(dǎo)通并將低電位的第二參考信號(hào)端VDD的信號(hào)提供給第二節(jié)點(diǎn)B，因此第二節(jié)點(diǎn)B的電位穩(wěn)定為低電位。由于第二節(jié)點(diǎn)B的電位為低電位，因此第六開(kāi)關(guān)晶體管M6與第八開(kāi)關(guān)晶體管M8均導(dǎo)通。由于第八開(kāi)關(guān)晶體管M8導(dǎo)通并將高電位的第一參考信號(hào)端VSS的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端Output，使驅(qū)動(dòng)信號(hào)輸出端Output的電位為高電位，因此驅(qū)動(dòng)信號(hào)輸出端Output輸出高電位的掃描信號(hào)。由于第六開(kāi)關(guān)晶體管M6導(dǎo)通并將高電位的第一參考信號(hào)端VSS的信號(hào)提供給第一節(jié)點(diǎn)A，因此第一節(jié)點(diǎn)A的電位為高電位。由于第一節(jié)點(diǎn)A的電位為高電位，因此第三開(kāi)關(guān)晶體管M3和第七開(kāi)關(guān)晶體管M7均截止。

之后，Input＝1，Reset＝1，CLK＝0。具體工作過(guò)程與T4階段在Input＝1，Reset＝1，CLK＝1時(shí)的工作過(guò)程基本相同，在此不作贅述。

本發(fā)明實(shí)施例提供的上述移位寄存器單元，在T4階段之后，一直重復(fù)執(zhí)行T4階段的工作過(guò)程，直至輸入信號(hào)端Input的電位再次變?yōu)楦唠娢弧?/p>

實(shí)施例二中的移位寄存器單元由于僅包括8個(gè)開(kāi)關(guān)晶體管和1個(gè)電容，因此結(jié)構(gòu)簡(jiǎn)單，可以通過(guò)較少的用于輸入不同信號(hào)的信號(hào)線來(lái)實(shí)現(xiàn)掃描信號(hào)的輸出，從而簡(jiǎn)化制備工藝，降低生產(chǎn)成本。并且由于第一開(kāi)關(guān)晶體管和第二開(kāi)關(guān)晶體管可以形成靜電環(huán)結(jié)構(gòu)，即類似于可變電阻的功能，可以在T2階段之后使第二節(jié)點(diǎn)近似為低電位的第二參考信號(hào)端的電壓信號(hào)，從而保證第六開(kāi)關(guān)晶體管與第八開(kāi)關(guān)晶體管的導(dǎo)通，以保證驅(qū)動(dòng)信號(hào)輸出端可以穩(wěn)定的輸出高電位的掃描信號(hào)。

基于同一發(fā)明構(gòu)思，本發(fā)明實(shí)施例還提供了一種本發(fā)明實(shí)施例提供的任一種移位寄存器單元的驅(qū)動(dòng)方法，如圖4所示，包括：第一階段、第二階段、第三階段以及第四階段；其中，

S401、在第一階段，輸入模塊在輸入信號(hào)端的控制下將輸入信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)；第二控制模塊在第二參考信號(hào)端的控制下將第二參考信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)，以及在第一節(jié)點(diǎn)的信號(hào)的控制下將第一參考信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)；第一輸出模塊在第一節(jié)點(diǎn)的信號(hào)的控制下將時(shí)鐘信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端；

S402、在第二階段，第一輸出模塊在第一節(jié)點(diǎn)處于浮接狀態(tài)時(shí)保持第一節(jié)點(diǎn)與驅(qū)動(dòng)信號(hào)輸出端之間的電壓差穩(wěn)定，以及在第一節(jié)點(diǎn)的信號(hào)的控制下將時(shí)鐘信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端；第二控制模塊在第二參考信號(hào)端的控制下將第二參考信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)，以及在第一節(jié)點(diǎn)的信號(hào)的控制下將第一參考信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)；

S403、在第三階段，復(fù)位模塊在復(fù)位信號(hào)端的控制下將第一參考信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)；第二控制模塊在第二參考信號(hào)端的控制下將第二參考信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)；第一控制模塊在第二節(jié)點(diǎn)的信號(hào)的控制下將第一參考信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)；第二輸出模塊在第二節(jié)點(diǎn)的信號(hào)的控制下將第一參考信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端；

S404、在第四階段，第二控制模塊在第二參考信號(hào)端的控制下將第二參考信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)；第一控制模塊在第二節(jié)點(diǎn)的信號(hào)的控制下將第一參考信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)；第二輸出模塊在第二節(jié)點(diǎn)的信號(hào)的控制下將第一參考信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端。

本發(fā)明實(shí)施例提供的上述移位寄存器單元的驅(qū)動(dòng)方法，能夠通過(guò)簡(jiǎn)單的結(jié)構(gòu)以及較少的信號(hào)線來(lái)實(shí)現(xiàn)驅(qū)動(dòng)信號(hào)輸出端的輸出，從而簡(jiǎn)化制備工藝，降低生產(chǎn)成本。

基于同一發(fā)明構(gòu)思，本發(fā)明實(shí)施例還提供了一種柵極驅(qū)動(dòng)電路，如圖5所示，包括：級(jí)聯(lián)的多個(gè)本發(fā)明實(shí)施例提供的上述任一種移位寄存器單元：SR(1)、SR(2)…SR(n)…SR(N-1)、SR(N)(共N個(gè)移位寄存器單元，1≤n≤N)；其中，

第一級(jí)移位寄存器單元SR(1)的輸入信號(hào)端Input與第一幀觸發(fā)信號(hào)端STV1相連；

第二級(jí)移位寄存器單元SR(2)的輸入信號(hào)端Input與第二幀觸發(fā)信號(hào)端STV2相連；

第三級(jí)移位寄存器單元SR(3)的輸入信號(hào)端Input與第三幀觸發(fā)信號(hào)端STV3相連；

相鄰的四個(gè)移位寄存器單元中，第四個(gè)移位寄存器單元SR(n+1)的輸入信號(hào)端Input與第一個(gè)移位寄存器單元SR(n-2)的驅(qū)動(dòng)信號(hào)輸出端Output相連；

相鄰的五個(gè)移位寄存器單元中，第一個(gè)移位寄存器單元SR(n-2)的復(fù)位信號(hào)端Reset與第五個(gè)移位寄存器單元SR(n+2)的驅(qū)動(dòng)信號(hào)輸出端Output相連。

具體地，上述柵極驅(qū)動(dòng)電路中的每個(gè)移位寄存器單元的具體結(jié)構(gòu)與本發(fā)明上述移位寄存器單元在功能和結(jié)構(gòu)上均相同，重復(fù)之處不再贅述。該柵極驅(qū)動(dòng)電路可以應(yīng)用于液晶顯示面板中，也可以應(yīng)用于有機(jī)電致發(fā)光顯示面板中，在此不作限定。

具體地，在本發(fā)明提供的上述柵極驅(qū)動(dòng)電路中，第一幀觸發(fā)信號(hào)端、第二幀觸發(fā)信號(hào)端以及第三幀觸發(fā)信號(hào)端可以為同一幀觸發(fā)信號(hào)端。

具體地，在本發(fā)明提供的上述柵極驅(qū)動(dòng)電路中，如圖5所示，各級(jí)移位寄存器單元的第一參考信號(hào)端VSS均與同一信號(hào)端即第一直流信號(hào)端vss相連；各級(jí)移位寄存器單元的第二參考信號(hào)端VDD均與同一信號(hào)端即第二直流信號(hào)端vdd相連。

具體地，在本發(fā)明提供的上述柵極驅(qū)動(dòng)電路中，如圖5所示，第6k+1級(jí)移位寄存器單元的時(shí)鐘信號(hào)端CLK均與同一時(shí)鐘端即第一時(shí)鐘端ck1相連；第6k+2級(jí)移位寄存器單元的時(shí)鐘信號(hào)端CLK均與同一時(shí)鐘端即第二時(shí)鐘端ck2相連；第6k+3級(jí)移位寄存器單元的時(shí)鐘信號(hào)端CLK均與同一時(shí)鐘端即第三時(shí)鐘端ck3相連；第6k+4級(jí)移位寄存器單元的時(shí)鐘信號(hào)端CLK均與同一時(shí)鐘端即第四時(shí)鐘端ck4相連；第6k+5級(jí)移位寄存器單元的時(shí)鐘信號(hào)端CLK均與同一時(shí)鐘端即第五時(shí)鐘端ck5相連；第6k+6級(jí)移位寄存器單元的時(shí)鐘信號(hào)端CLK均與同一時(shí)鐘端即第六時(shí)鐘端ck6相連；其中，k為大于或等于0的整數(shù)。并且，第一時(shí)鐘端ck1的信號(hào)與第四時(shí)鐘端ck4的信號(hào)相位相反，周期相同；第二時(shí)鐘端ck2的信號(hào)與第五時(shí)鐘端ck5的信號(hào)相位相反，周期相同；第三時(shí)鐘端ck3的信號(hào)與第六時(shí)鐘端ck6的信號(hào)相位相反，周期相同。

基于同一發(fā)明構(gòu)思，本發(fā)明實(shí)施例還提供了一種顯示面板，包括本發(fā)明實(shí)施例提供的上述柵極驅(qū)動(dòng)電路。該顯示面板解決問(wèn)題的原理與前述移位寄存器單元相似，因此該顯示面板的實(shí)施可以參見(jiàn)前述移位寄存器單元的實(shí)施，重復(fù)之處在此不再贅述。

在具體實(shí)施時(shí)，本發(fā)明實(shí)施例提供的上述顯示面板可以為：手機(jī)、平板電腦、電視機(jī)、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。對(duì)于該顯示面板的其它必不可少的組成部分均為本領(lǐng)域的普通技術(shù)人員應(yīng)該理解具有的，在此不做贅述，也不應(yīng)作為對(duì)本發(fā)明的限制。

本發(fā)明實(shí)施例提供的移位寄存器單元、其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路及顯示面板，包括：輸入模塊、復(fù)位模塊、第一控制模塊、第二控制模塊、第一輸出模塊以及第二輸出模塊；其中，輸入模塊用于在輸入信號(hào)端的控制下將輸入信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)；復(fù)位模塊用于在復(fù)位信號(hào)端的控制下將第一參考信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)；第一控制模塊用于在第二節(jié)點(diǎn)的信號(hào)的控制下將第一參考信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)；第二控制模塊用于在第二參考信號(hào)端的控制下將第二參考信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)，以及在第一節(jié)點(diǎn)的信號(hào)的控制下將第一參考信號(hào)端的信號(hào)提供給第二節(jié)點(diǎn)；第一輸出模塊用于在第一節(jié)點(diǎn)的信號(hào)的控制下將時(shí)鐘信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端，以及在第一節(jié)點(diǎn)處于浮接狀態(tài)時(shí)保持第一節(jié)點(diǎn)與驅(qū)動(dòng)信號(hào)輸出端之間的電壓差穩(wěn)定；第二輸出模塊用于在第二節(jié)點(diǎn)的信號(hào)的控制下將第一參考信號(hào)端的信號(hào)提供給驅(qū)動(dòng)信號(hào)輸出端。因此，通過(guò)上述六個(gè)模塊的相互配合，能夠通過(guò)簡(jiǎn)單的結(jié)構(gòu)以及較少的信號(hào)線來(lái)實(shí)現(xiàn)驅(qū)動(dòng)信號(hào)輸出端的輸出，從而簡(jiǎn)化制備工藝，降低生產(chǎn)成本。

顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。