本公開涉及陣列基板柵極驅(qū)動電路及其驅(qū)動方法和顯示裝置。

背景技術(shù)：

陣列基板柵極驅(qū)動(gatedriveronarray，goa)技術(shù)將柵極驅(qū)動電路通過薄膜晶體管工藝集成在顯示面板內(nèi)部，以便降低面板中的柵極驅(qū)動電路的成本。由于不需要進行柵極驅(qū)動電路搭接(bonding)，goa技術(shù)還能夠提高mdl工藝產(chǎn)能，并且能夠?qū)崿F(xiàn)顯示面板的窄邊框設(shè)計。

goa電路通常包含級聯(lián)的多個移位寄存器。為了防止當前幀的畫面的異常顯示影響到下一幀的畫面，同時為了防止開機黑屏，可以針對goa電路增加全復(fù)位(totalreset)功能，即：在兩幀之間的消隱期間(即，從goa電路中的每個移位寄存器組中的最后一級的移位寄存器的上拉節(jié)點和輸出端的復(fù)位都已完成開始、到該每個移位寄存器組中的第一級移位寄存器接收到新一幀的幀起始信號stv之前的某個時間段)內(nèi)，使用由單獨設(shè)置的時鐘控制電路(t-con)所提供的全復(fù)位信號，針對該goa電路的所有移位寄存器中的上拉節(jié)點和/或輸出端同時進行復(fù)位或者初始化。

由于全復(fù)位信號只能在兩幀之間提供，所以goa電路中的移位寄存器在經(jīng)過全復(fù)位之后仍有可能在接收輸入信號之前受到外界因素干擾，并且連接位置越靠后，受到干擾的可能性就越大。

另外，為了使goa電路具備全復(fù)位功能，需要設(shè)置單獨的時鐘控制電路，或者使用stv信號作為全復(fù)位信號。對于電視機產(chǎn)品和筆記本計算機等不同的產(chǎn)品，全復(fù)位功能的實現(xiàn)方式不同，并且不存在具有普適性的電路設(shè)計。

例如，對于電視機產(chǎn)品，可以使用stv信號充當全復(fù)位信號trst，并在兩幀之間的某個時間段(例如，消隱期間)同時發(fā)送給電視機產(chǎn)品的goa電路中的每個移位寄存器。然而，這樣的實現(xiàn)方式顯著地增加了stv信號的負載。同時，仍然需要單獨設(shè)置時鐘控制電路，以控制發(fā)送用于全復(fù)位的stv信號的時機。

與電視機產(chǎn)品不同，筆記本計算機等產(chǎn)品的stv信號的脈寬有限。如果采用與電視機產(chǎn)品相同的方式來實現(xiàn)全復(fù)位功能，則將顯著地增大筆記本計算機等產(chǎn)品的邊框。因此，針對筆記本計算機等產(chǎn)品，所采用的方式是使單獨設(shè)置的時鐘控制電路在兩幀之間的某個時間段(例如，消隱期間)提供單獨的全復(fù)位信號。然而，在使用這樣的實現(xiàn)方式的情況下，單獨設(shè)置的時鐘控制電路需要多輸出一個或兩個控制信號，并且需要控制好控制信號的發(fā)送時機，導(dǎo)致信號的時序控制非常復(fù)雜。

另外，為了實現(xiàn)全復(fù)位功能，需要在goa電路中的每個移位寄存器中增加至少兩個額外的晶體管(分別針對上拉節(jié)點和輸出端的電位的初始化)。因此，會在不同的程度上增大邊框(取決于額外增加的晶體管的大小)，不利于實現(xiàn)顯示面板的窄邊框設(shè)計。

技術(shù)實現(xiàn)要素：

本公開的一方面涉及一種陣列基板柵極驅(qū)動電路，包含至少一個移位寄存器組，每個移位寄存器組包含級聯(lián)在一起的多個移位寄存器，所述多個移位寄存器包含第一移位寄存器、連接位置在所述第一移位寄存器之后的第二移位寄存器以及連接位置在所述第二移位寄存器之后的第三移位寄存器，其中，所述第三移位寄存器設(shè)置有初始化端，并且所述初始化端連接到所述第一移位寄存器的輸出端。

可選地，可以將所述第三移位寄存器的輸入端連接到所述第二移位寄存器的輸出端，以使所述第三移位寄存器連接在所述第二移位寄存器的后一級，并且將所述第二移位寄存器的輸入端連接到所述第一移位寄存器的輸出端，以使所述第二移位寄存器連接在所述第一移位寄存器的后一級。

可選地，可以將所述至少一個移位寄存器組的數(shù)量設(shè)置為所述陣列基板柵極驅(qū)動電路所接收的外部時鐘信號的數(shù)量的一半。例如，可以將所述至少一個移位寄存器組的數(shù)量設(shè)置為3。

可選地，可以在所述第一移位寄存器與所述第三移位寄存器之間設(shè)置單向?qū)ㄩ_關(guān)，以避免所述第三移位寄存器的初始化端的信號對所述第一移位寄存器的輸出端的輸出產(chǎn)生影響。所述單向?qū)ㄩ_關(guān)的輸入端可以作為所述第三移位寄存器的初始化端，并且可以將所述單向?qū)ㄩ_關(guān)的輸出端連接到所述第三移位寄存器的復(fù)位。例如，所述單向?qū)ㄩ_關(guān)可以包含：第一晶體管，其源極和柵極連接在一起并作為所述單向?qū)ㄔ妮斎攵耍渎O作為所述單向?qū)ㄩ_關(guān)的輸出端。

在所述第一移位寄存器與所述第三移位寄存器之間設(shè)置單向?qū)ㄩ_關(guān)的情況下，根據(jù)本公開的陣列基板柵極驅(qū)動電路中的移位寄存器(包括所述第一移位寄存器、所述第二移位寄存器和所述第三移位寄存器)可以采用以任何方式實現(xiàn)的移位寄存器。

在所述第三移位寄存器支持全復(fù)位功能的情況下，即在所述第三移位寄存器設(shè)置有全復(fù)位端的情況下，可以直接使用所述第三移位寄存器的全復(fù)位端作為所述初始化端，而不必在所述第一移位寄存器與所述第三移位寄存器之間單獨設(shè)置單向?qū)ㄩ_關(guān)。當然，在這種情況下，也可以不使用全復(fù)位端，而是采用在所述第一移位寄存器與所述第三移位寄存器之間單獨設(shè)置單向?qū)ㄩ_關(guān)的方式。

可選地，所述第三移位寄存器可以包含：初始化子電路，其經(jīng)由所述第三移位寄存器的初始化端接收初始化信號，并且根據(jù)所接收的初始化信號，對所述第三移位寄存器內(nèi)的上拉節(jié)點的電位進行復(fù)位；輸入子電路，其經(jīng)由所述第三移位寄存器的輸入端接收的輸入信號，并且根據(jù)所接收的輸入信號，控制所述上拉節(jié)點的電位；輸出子電路，其經(jīng)由所述第三移位寄存器的時鐘信號端接收時鐘信號，并且根據(jù)所接收的時鐘信號以及所述上拉節(jié)點的電位，控制所述第三移位寄存器的輸出端的輸出；以及復(fù)位子電路，其經(jīng)由所述第三移位寄存器的復(fù)位端接收復(fù)位信號，并且根據(jù)所接收的復(fù)位信號，對所述上拉節(jié)點和所述第三移位寄存器的輸出端的電位進行復(fù)位。這樣的第三移位寄存器本身設(shè)置有初始化端，因此不必在所述第一移位寄存器與所述第三移位寄存器之間單獨設(shè)置單向?qū)ㄩ_關(guān)。當然，在這種情況下，也可以不使用初始化端，而是采用在所述第一移位寄存器與所述第三移位寄存器之間單獨設(shè)置單向?qū)ㄩ_關(guān)的方式。

可選地，所述第三移位寄存器中的初始化子電路可以包含第一晶體管。可以將該第一晶體管的源極與柵極連接在一起并且連接到所述第三移位寄存器的初始化端，并且將該第一晶體管的漏極連接到所述第三移位寄存器的復(fù)位端。也可以將該第一晶體管的柵極、源極和漏極分別連接到所述第三移位寄存器的初始化端、上拉節(jié)點和復(fù)位端。

可選地，所述第三移位寄存器中的初始化子電路還可以包含第二晶體管。可以將該第二晶體管的柵極和源極分別與所述第一晶體管的漏極和所述第三移位寄存器的輸出端相連，并將該第二晶體管的漏極的電位設(shè)置為復(fù)位電位。也可以將該第二晶體管的柵極和源極分別與所述第三移位寄存器的初始化端和輸出端相連，并將該第二晶體管的漏極的電位設(shè)置為復(fù)位電位。

本公開的另一方面涉及一種顯示裝置，其包含上述任何一種陣列基板柵極驅(qū)動電路。

本公開的又一方面涉及陣列基板柵極驅(qū)動電路的驅(qū)動方法，用于驅(qū)動上述任何一種陣列基板柵極驅(qū)動電路，其中，對于每個第一移位寄存器，所述方法包含：

將輸入信號提供到所述第一移位寄存器的輸入端，使所述第一移位寄存器內(nèi)的上拉節(jié)點的電位成為工作電位，

在對所述第一移位寄存器提供所述輸入信號之后，使所述第一移位寄存器在其輸出端輸出柵極驅(qū)動信號，同時將所輸出的柵極驅(qū)動信號作為初始化信號提供到所述第三移位寄存器的初始化端，以對所述第三移位寄存器內(nèi)的上拉節(jié)點的電位進行復(fù)位，以及

在所述第一移位寄存器輸出柵極驅(qū)動信號之后，將由所述第二移位寄存器所輸出的柵極驅(qū)動信號作為提供到所述第一移位寄存器的復(fù)位端，對所述第一移位寄存器內(nèi)的上拉節(jié)點的電位和所述第一移位寄存器的輸出端的電位進行復(fù)位。

在本公開的陣列基板柵極驅(qū)動電路中，對于每個移位寄存器組中的至少第三級以后的每個移位寄存器來說，該移位寄存器能夠在開始工作之前，使用由連接在該移位寄存器的前一級移位寄存器之前的另一個移位寄存器所輸出的柵極驅(qū)動信號作為初始化信號，并且在開始工作之前，對該移位寄存器內(nèi)部的上拉節(jié)點和/或該移位寄存器內(nèi)部的輸出端的電位進行復(fù)位或者初始化。從整體上看，根據(jù)本公開的陣列基板柵極驅(qū)動電路能夠在一幀內(nèi)以逐級初始化的方式實現(xiàn)與采用在幀間進行全復(fù)位的方式至少基本相同的技術(shù)效果，而且不需要增加stv信號負載，也不需要單獨設(shè)置時鐘控制電路，信號的時序控制簡單，電路成本低，并且對電視機、筆記本計算機等各種產(chǎn)品具有普適性。

附圖說明

圖1示出根據(jù)本公開的實施例的陣列基板柵極驅(qū)動電路中的移位寄存器的示例性的連接方式。

圖2示出可用于根據(jù)本公開的實施例的陣列基板柵極驅(qū)動電路的移位寄存器的示例性結(jié)構(gòu)。

圖3示出可用于根據(jù)本公開的實施例的陣列基板柵極驅(qū)動電路的另一種移位寄存器的示例性結(jié)構(gòu)。

圖4示出根據(jù)本公開的實施例的陣列基板柵極驅(qū)動電路中的移位寄存器的示例性的工作時序。

圖5示出根據(jù)本公開的實施例的陣列基板柵極驅(qū)動電路中的移位寄存器的另一種示例性的連接方式。

圖6示出根據(jù)本公開的實施例的陣列基板柵極驅(qū)動電路中的移位寄存器的另一種示例性的連接方式。

圖7示出根據(jù)本公開的實施例的設(shè)置有初始化端的移位寄存器的示例性結(jié)構(gòu)。

圖8示出根據(jù)本公開的實施例的設(shè)置有初始化端的移位寄存器的示例性結(jié)構(gòu)。

圖9示出根據(jù)本公開的實施例的設(shè)置有初始化端的移位寄存器的示例性結(jié)構(gòu)。

圖10示出根據(jù)本公開的實施例的設(shè)置有初始化端的移位寄存器的示例性結(jié)構(gòu)。

圖11示出根據(jù)本公開的實施例的設(shè)置有初始化端的移位寄存器的示例性結(jié)構(gòu)。

圖12示出根據(jù)本公開的實施例的設(shè)置有初始化端的移位寄存器的示例性結(jié)構(gòu)。

圖13示出根據(jù)本公開的實施例的設(shè)置有初始化端的移位寄存器的示例性結(jié)構(gòu)。

圖14示出用于驅(qū)動根據(jù)本公開的實施例的陣列基板柵極驅(qū)動電路中的移位寄存器的示例性方法。

具體實施方式

圖1所示的陣列基板柵極驅(qū)動電路中包含至少一個移位寄存器組，每個移位寄存器組包括多個移位寄存器。在每個移位寄存器組中，使位于第一級的移位寄存器的輸入端接收stv信號，并且使第一級以外的其他各級移位寄存器的輸入端連接到位于該移位寄存器前一級的移位寄存器的輸出端，以接收來自前一級的移位寄存器所輸出的柵極驅(qū)動信號作為輸入信號，由此將每個移位寄存器組中的多個移位寄存器級聯(lián)在一起。為了表述方便，在本文中，使用“sri-j”來表示第i個移位寄存器組中被級聯(lián)在第j級的移位寄存器，其中，移位寄存器sri-j位于移位寄存器sri-(j+1)的上一級，移位寄存器sri-(j+1)位于移位寄存器sri-j的下一級。相應(yīng)地，使用outputi-j來表示由移位寄存器sri-j所輸出的柵極驅(qū)動信號。

例如，如圖1所示，第一個移位寄存器組包含多個移位寄存器sr1-1、sr1-2、sr1-3、sr1-4等，其中，位于第一級的移位寄存器sr1-1的輸入端input接收stv信號；位于第二級的移位寄存器sr1-2的輸入端input連接到移位寄存器sr1-1的輸出端output，以接收來自移位寄存器sr1-1所輸出的柵極驅(qū)動信號output1-1作為輸入信號；位于第三級的移位寄存器sr1-3的輸入端input連接到移位寄存器sr1-2的輸出端output，以接收來自移位寄存器sr1-2所輸出的柵極驅(qū)動信號output1-2作為輸入信號；位于第四級的移位寄存器sr1-4的輸入端input連接到移位寄存器sr1-3的輸出端output，以接收來自移位寄存器sr1-3所輸出的柵極驅(qū)動信號output1-3作為輸入信號；以此類推，從而將第一個移位寄存器組包含多個移位寄存器sr1-1、sr1-2、sr1-3、sr1-4等級聯(lián)在一起。

每個移位寄存器sri-j還設(shè)置有用于從相應(yīng)的時鐘信號線(例如圖1中所示的clk1至clk6)接收時鐘信號的時鐘信號端clk和用于接收復(fù)位信號的復(fù)位端reset。每個移位寄存器sri-j的復(fù)位端reset連接到級聯(lián)在下一級的移位寄存器sri-(j+1)的輸出端output，以使用由移位寄存器sri-(j+1)所輸出的柵極驅(qū)動信號outputi-(j+1)作為其復(fù)位信號。例如，在圖1中，移位寄存器sr1-1的復(fù)位端reset連接到級聯(lián)在其下一級的移位寄存器sr1-2的輸出端output，并使用由移位寄存器sr1-2所述柵極驅(qū)動信號output1-2作為其復(fù)位信號。再例如，移位寄存器sr3-2的復(fù)位端reset連接到級聯(lián)在其下一級的移位寄存器sr3-4的輸出端output，并使用由移位寄存器sr3-4所述柵極驅(qū)動信號output3-4作為其復(fù)位信號。

當然，圖1所示的向各級移位寄存器提供復(fù)位信號的方式僅是一種示例性的方式。在一些實施例中，每個移位寄存器可以使用由連接位置在該移位寄存器之后的任何一個或多個移位寄存器所輸出的柵極驅(qū)動信號作為復(fù)位信號。例如，移位寄存器sr1-1可以使用由移位寄存器sr1-2、sr1-3、sr1-4、sr1-5(未示出)等之中的任何一個或多個所輸出的柵極驅(qū)動信號output1-2、output1-3、output1-4、output1-5(未示出)等之中的任何一個或多個作為復(fù)位信號，其中，在使用由連接在后的多個移位寄存器所輸出的多個柵極驅(qū)動信號作為復(fù)位信號的情況下，移位寄存器sr1-1可以在輸出柵極驅(qū)動信號output1-1之后被多次復(fù)位，也可以例如在時鐘信號和/或內(nèi)部所設(shè)置的邏輯控制電路的控制下僅復(fù)位一次或者若干次。另外，在一些實施例中，每個移位寄存器也可以將其所輸出的柵極驅(qū)動信號提供給連接位置在該移位寄存器之前的任何一個或者多個移位寄存器的復(fù)位端，作為那個或者那些移位寄存器的復(fù)位信號。例如，可以將移位寄存器sr2-4的輸出端output連接到移位寄存器sr2-1、sr2-2和sr2-3中的任何一個或多個的復(fù)位端reset，并將移位寄存器sr2-4所輸出的柵極驅(qū)動信號output2-4用作移位寄存器sr2-1、sr2-2和sr2-3中的任何一個或多個的復(fù)位信號。

另外，每個移位寄存器sri-j可以將其所輸出的柵極驅(qū)動信號outputi-j提供給連接位置在移位寄存器sri-(j+1)之后的任何一個或多個移位寄存器的復(fù)位端reset，作為所述另一個移位寄存器在開始工作之前用于進行初始化的初始化信號。例如，在圖1所示的陣列基板柵極驅(qū)動電路中，每個移位寄存器sri-j所輸出的柵極驅(qū)動信號outputi-j還提供給移位寄存器srsri-(j+2)的復(fù)位端reset。例如，移位寄存器sr1-1的輸出端output還連接到移位寄存器srsr1-3的復(fù)位端reset。

如圖1所示，移位寄存器sri-(j+2)(例如，移位寄存器sr1-3)的復(fù)位端reset與移位寄存器sri-j(例如，移位寄存器sr1-1)的輸出端output和移位寄存器sri-(j+3)(例如，移位寄存器sr1-4)的輸出端output相連，而在移位寄存器sri-(j+3)輸出柵極驅(qū)動信號outputi-(j+3)時，移位寄存器sri-j已經(jīng)完成了柵極信號的輸出，并且移位寄存器sri-j的輸出端output在此時應(yīng)當保持為復(fù)位電位狀態(tài)。因此，為了防止移位寄存器sri-(j+3)所輸出的柵極驅(qū)動信號outputi-(j+3)可能對移位寄存器sri-j的輸出端output產(chǎn)生不利影響，可以在移位寄存器sri-j的輸出端output與移位寄存器sri-(j+2)的復(fù)位端之間設(shè)置單向?qū)ㄩ_關(guān)swi-(j+2)，其中，單向?qū)ㄩ_關(guān)swi-(j+2)的輸入端連接到移位寄存器sri-j的輸出端output，其輸出端連接到移位寄存器sri-(j+2)的復(fù)位端reset，從而確保信號總是從移位寄存器sri-j的輸出端output端單向地傳遞給移位寄存器sri-(j+2)的復(fù)位端reset，并且防止信號在相反方向上的傳遞。例如，如圖1所示，可以在移位寄存器sr1-1與sr1-3之間設(shè)置單向?qū)ㄩ_關(guān)sw1-3，在移位寄存器sr3-2與sr3-4之間設(shè)置單向?qū)ㄩ_關(guān)sw3-4。

此時，如果將單向?qū)ㄩ_關(guān)swi-(j+2)視為移位寄存器sri-(j+2)的一部分，則可以將單向?qū)ㄩ_關(guān)swi-(j+2)的輸入端視為移位寄存器sri-(j+2)的初始化端，并且可以將移位寄存器sri-j所提供的柵極驅(qū)動信號outputi-j視為移位寄存器sri-(j+2)在開始工作之前用于進行初始化的初始化信號。

在一個實施例中，單向?qū)ㄩ_關(guān)可以采用晶體管(例如圖1中的單向?qū)ㄩ_關(guān)sw1-3)來實現(xiàn)。在這樣的情況下，例如，可以將晶體管的控制端和第一端連接到一起并用作單向?qū)ㄩ_關(guān)的輸入端，并且將晶體管的第二端用作單向?qū)ㄩ_關(guān)的輸出端。在另一個實施例中，單向?qū)ㄩ_關(guān)可以采用二極管來實現(xiàn)，其中，例如將二極管的輸入端用作單向?qū)ㄩ_關(guān)的輸入端，并且將二極管的輸出端用作單向?qū)ㄩ_關(guān)的輸出端。在其他實施例中，單向?qū)ㄩ_關(guān)可以采用適用于集成電路并具有單向?qū)芰Φ钠渌魏卧?或電路。

圖1所示的陣列基板柵極驅(qū)動電路中的移位寄存器sri-j可以根據(jù)需要而具有任何適當?shù)碾娐方Y(jié)構(gòu)，并且各個移位寄存器sri-j可以根據(jù)需要采用相同或不同的電路實現(xiàn)方式。

圖2示出可用于根據(jù)本公開的實施例的陣列基板柵極驅(qū)動電路的一種簡單的示例性的移位寄存器。圖2所示的簡單移位寄存器包含輸入電路、輸出電路、復(fù)位電路和上拉節(jié)點。輸入電路包含開關(guān)元件sw1，其中，開關(guān)元件sw1的控制端與第一端相連并作為簡單移位寄存器的輸入端input，并且其第二端連接到該移位寄存器內(nèi)的上拉節(jié)點pu。輸出電路包含開關(guān)元件sw2和電容器c，其中，開關(guān)元件sw2的控制端和電容器c的一端一起連接到上拉節(jié)點pu，開關(guān)元件sw2的第一端連接到該移位寄存器的時鐘信號端clk，開關(guān)元件sw2的第二端和電容器c的另一端連接到該移位寄存器的輸出端output。復(fù)位電路包含開關(guān)元件sw3和開關(guān)元件sw4，其中，開關(guān)元件sw3和開關(guān)元件sw4的控制端連接到一起并連接到該移位寄存器的復(fù)位端reset，開關(guān)元件sw3的第一端連接到上拉節(jié)點pu，開關(guān)元件sw4的第一端連接到該移位寄存器的輸出端output，開關(guān)元件sw3和開關(guān)元件sw4的第二端的電位被設(shè)置為復(fù)位電位。移位寄存器中的開關(guān)元件可以為任意類型的晶體管、場效應(yīng)管等，本文對此不作限制。

在單獨考慮一個移位寄存器的工作過程的情況下，圖2所示的移位寄存器當經(jīng)由輸入端input接收到輸入信號時開始工作，輸入電路中的開關(guān)元件sw1導(dǎo)通，使得上拉節(jié)點pu的電位成為工作電位(例如，高電平)，同時，輸出電路中的電容c開始充電。然后，上拉節(jié)點pu由于電容c的自舉作用而保持為工作電位。當經(jīng)由時鐘信號端clk接收到時鐘信號時，輸出電路中的開關(guān)元件sw2導(dǎo)通，從而在輸出端output輸出柵極驅(qū)動信號。然后，當經(jīng)由復(fù)位端reset接收復(fù)位信號時，復(fù)位電路中的開關(guān)元件sw3和sw4導(dǎo)通。由于開關(guān)元件sw3和sw4的第二端被設(shè)置為復(fù)位電位(例如，低電平)，對上拉節(jié)點pu和輸出端output的電位被復(fù)位成復(fù)位電位。然后，在沒有外部干擾的情況下，上拉節(jié)點pu和輸出端output的電位被保持為復(fù)位電位，直至該移位寄存器接收到下一個輸入信號為止，由此避免多輸出引起畫面的異常顯示。

圖3示出可用于根據(jù)本公開的實施例的陣列基板柵極驅(qū)動電路的另一種簡單的示例性的移位寄存器。在圖3所示的示例性的移位寄存器中，沒有將開關(guān)元件sw4的控制端直接連接到移位寄存器的復(fù)位端reset，而是在移位寄存器內(nèi)部增設(shè)了下拉節(jié)點pd以及另外的開關(guān)元件sw5和sw6。當移位寄存器在其復(fù)位端reset接收到復(fù)信號時，開關(guān)元件sw3導(dǎo)通，使得上拉節(jié)點pu的電位成為復(fù)位電位，進而使開關(guān)元件sw6關(guān)斷。由于開關(guān)元件sw5處于導(dǎo)通狀態(tài)，所以位于開關(guān)元件sw6的漏極處的下拉節(jié)點pd的電位在此時成為工作電位。當下拉節(jié)點pd的電位成為工作電位時，開關(guān)元件sw4導(dǎo)通，使得移位寄存器的輸出端output的電位成為復(fù)位電位。

當然，除了圖2和圖3所示的簡單的示例性移位寄存器之外，圖1所示的根據(jù)本公開的實施例的陣列基板柵極驅(qū)動電路中的移位寄存器還可以采用其他電路結(jié)構(gòu)。然而，各種移位寄存器的基本功能和基本原理均是相同的。

圖4示出圖1所示的陣列基板柵極驅(qū)動電路中的移位寄存器sr1-3的工作時序，其中，clk1-1-1和clk1-1-3表示經(jīng)由圖1中的時鐘信號線clk1提供給移位寄存器sr1-1和sr1-3的時鐘信號，clk4-1-2和clk4-1-4表示經(jīng)由圖1中的時鐘信號線clk4提供給移位寄存器sr1-2和sr1-4的時鐘信號，reset1-3表示移位寄存器sr1-3的復(fù)位端reset的電位，pu1-3表示移位寄存器sr1-3內(nèi)部的上拉節(jié)點pu的電位。需要說明的是，圖4所示的經(jīng)由圖1中的時鐘信號線clk1和clk4所提供的時鐘信號的時序關(guān)系僅是示例性的。

如圖4所示，移位寄存器sr1-1在接收到stv信號之后，當接收到時鐘信號clk1-1-1(即，clk1-1-1的電位為工作電位，例如高電平)時，輸出柵極驅(qū)動信號output1-1。所輸出的柵極驅(qū)動信號output1-1將分別提供給移位寄存器sr1-2的輸入端input和移位寄存器sr1-3的復(fù)位端reset，使得移位寄存器sr1-3的復(fù)位端reset的電位reset1-3成為工作電位。結(jié)合圖2或圖3，此時，移位寄存器sr1-3內(nèi)部的復(fù)位電路工作，使得移位寄存器sr1-3內(nèi)部的上拉節(jié)點pu的電位pu1-3以及移位寄存器sr1-3的輸出端output的電位output1-3均為復(fù)位電位，從而完成開始工作前的初始化。

接著，移位寄存器sr1-2輸出柵極驅(qū)動信號output1-2，并提供給移位寄存器sr1-3的輸入端input。移位寄存器sr1-3在接收到輸入信號之后，結(jié)合圖2或圖3，其內(nèi)部的上拉節(jié)點pu的電位pu1-3成為工作電位，并且輸出電路中的電容c開始充電。然而，由于此時未接收到時鐘信號clk1-1-3(clk1-1-3當前未處于工作電位)，所以移位寄存器sr1-3內(nèi)部的輸出電路中的開關(guān)元件sw2未導(dǎo)通，并且在移位寄存器sr1-3的輸出端output沒有柵極驅(qū)動信號output1-3輸出(即，此時的output1-3的電位仍為復(fù)位電位)。

然后，當移位寄存器sr1-3接收到時鐘信號clk1-1-3時，移位寄存器sr1-3內(nèi)部的上拉節(jié)點pu的電位pu1-3由于電容器c的自舉作用而保持為工作電位，使得輸出電路開始工作(即，輸出電路中的開關(guān)元件sw2導(dǎo)通)，從而在輸出柵極驅(qū)動信號output1-3。所輸出的柵極驅(qū)動信號output1-3同時被提供給下一級的移位寄存器sr1-4作為移位寄存器sr1-4的輸入信號。

移位寄存器sr1-3在輸出柵極驅(qū)動信號output1-3之后，在其復(fù)位端reset接收到來自移位寄存器sr1-4所輸出的柵極驅(qū)動信號output1-4，使得其復(fù)位端reset的電位reset1-3再次成為工作電位。此時，移位寄存器sr1-3內(nèi)部的復(fù)位電路再次工作，使得移位寄存器sr1-3內(nèi)部的上拉節(jié)點pu的電位pu1-3以及移位寄存器sr1-3的輸出端output的電位output1-3均為復(fù)位電位，從而完成在輸出柵極驅(qū)動信號output1-3之后的復(fù)位。

對于圖1中的任何移位寄存器sri-j(j>＝3)，其工作過程與圖4所示的移位寄存器sr1-3的工作過程相似，在本文中不再贅述。

在如圖1所示的陣列基板柵極驅(qū)動電路中，任何移位寄存器sri-(j+2)(j>＝1)均能夠在開始工作之前(即，接收到輸入信號之前)，接收到來自移位寄存器sri-j的柵極驅(qū)動信號outputi-j，作為其初始化信號，以便在開始工作之前，對其內(nèi)部的上拉節(jié)點pu和/或其輸出端output的電位進行初始化。從整體上來看，如圖1所示的陣列基板柵極驅(qū)動電路能夠在一幀內(nèi)對所有的移位寄存器sri-(j+2)(j>＝1)逐級地進行初始化，并且不需要為陣列基板柵極驅(qū)動電路增設(shè)全復(fù)位功能以在兩幀之間對陣列基板柵極驅(qū)動電路中的所有移位寄存器進行全復(fù)位。而且，根據(jù)本公開的陣列基板柵極驅(qū)動電路不需要增加stv信號負載，也不需要單獨設(shè)置時鐘控制電路，信號的時序控制簡單，電路成本低，并且對電視機、筆記本計算機等各種產(chǎn)品具有普適性。

在采用圖1所示的連接方式的情況下，每個移位寄存器sri-(j+2)(j>＝1)能夠恰好在開始工作之前接收到初始化信號并進行初始化，并且能夠在輸出之后立即進行復(fù)位。由此，能夠有效地避免移位寄存器在開始工作之前由于過早地被初始化而仍有可能受到外界噪聲干擾的情況，從而更加有效地抑制噪聲積累，并進一步提高goa電路輸出的準確性和穩(wěn)定性。

圖1所示的向各級移位寄存器提供初始化信號的方式僅是一種示例性的方式。根據(jù)需要，可以將移位寄存器sri-j所輸出的柵極驅(qū)動信號outputi-j提供給連接位置在移位寄存器sri-(j+1)之后的任何一個或多個移位寄存器的復(fù)位端reset。例如，可以將移位寄存器sr1-1的輸出端output例如經(jīng)由單向?qū)ㄩ_關(guān)sw1-4連接到移位寄存器sr1-4的復(fù)位端，也可以將移位寄存器sr1-1的輸出端output例如經(jīng)由單向?qū)ㄩ_關(guān)sw1-3和sw1-4連接到移位寄存器sr1-3和sr1-4的復(fù)位端，也可以將移位寄存器sr1-1的輸出端output例如經(jīng)由單向?qū)ㄩ_關(guān)sw1-3和sw1-5連接到移位寄存器sr1-3和sr1-5的復(fù)位端。如果條件允許(例如，sr1-1所輸出的柵極驅(qū)動信號output1-1具有足夠的脈寬)，甚至可以將移位寄存器sr1-1的輸出端output經(jīng)由多個單向?qū)ㄩ_關(guān)連接到第一個移位寄存器組中除了移位寄存器sr1-2之外的所有移位寄存器sr1-j的復(fù)位端reset。

另外，雖然在圖1中示出3個移位寄存器組和6個時鐘信號線clk1至clk6，但是本公開并不限制移位寄存器組和時鐘信號線的數(shù)量。例如，也可以設(shè)置1個移位寄存器組和2個時鐘信號線，或者設(shè)置2個移位寄存器組和4個時鐘信號線。一般來說，可以將移位寄存器組的數(shù)量和時鐘信號線的數(shù)量之間的關(guān)系設(shè)置為1:2。根據(jù)當前的實驗結(jié)果，采用3個移位寄存器組和6個時鐘信號線在性能方面所取得的效果相對較好。

如前文所述，在根據(jù)本公開的陣列基板柵極驅(qū)動電路中的任何一個移位寄存器可以采用任何適當?shù)碾娐方Y(jié)構(gòu)。例如，圖2或圖3所示的示例性的移位寄存器以及在圖2或圖3所示的示例性的移位寄存器的基礎(chǔ)上的任何變型均可以用于根據(jù)本公開的陣列基板柵極驅(qū)動電路中。

在移位寄存器本身支持全復(fù)位功能(相應(yīng)地，設(shè)置有全復(fù)位端trst和全復(fù)位電路)的情況下，如圖5所示，在移位寄存器sri-j和sri-(j+2)之間，可以不必設(shè)置單獨的單向?qū)ㄩ_關(guān)swi-(j+2)，而是直接將移位寄存器sri-(j+2)的全復(fù)位端trst用作初始化端，并將其連接到移位寄存器sri-j的輸出端output。

另外，在根據(jù)本公開的陣列基板柵極驅(qū)動電路中也可以采用設(shè)置有專門的初始化端的移位寄存器。

圖6示出根據(jù)本公開的另一個實施例的陣列基板柵極驅(qū)動電路。在該實施例中，陣列基板柵極驅(qū)動電路中的移位寄存器sri-(j+2)(j>＝1)還設(shè)置有專用的初始化端。如圖6所示，在該陣列基板柵極驅(qū)動電路中，移位寄存器sri-(j+2)設(shè)置有初始化端，并且移位寄存器sri-(j+2)的初始化端直接連接到移位寄存器sri-j的輸出端output。

圖7至圖13分別示出根據(jù)本公開的實施例的設(shè)置有初始化端的示例性的移位寄存器。

圖7所示的示例性的移位寄存器在圖2所示的簡單移位寄存器的基礎(chǔ)上增加了初始化端init和初始化電路。初始化電路可以包含開關(guān)元件sw5，其中，開關(guān)元件sw5的控制端和第一端連接到一起，并連接到移位寄存器的初始化端init，開關(guān)元件sw5的第二端與復(fù)位電路中的開關(guān)元件sw3和開關(guān)元件sw4的控制端連接到一起，并連接到移位寄存器的復(fù)位端reset。當經(jīng)由初始化端init接收到初始化信號時，初始化電路中的開關(guān)元件sw5導(dǎo)通，使得復(fù)位電路中的開關(guān)元件sw3和開關(guān)元件sw4導(dǎo)通，從而使上拉節(jié)點pu的電位和輸出端output的電位成為復(fù)位電位。由此，完成初始化。

圖8所示的示例性的移位寄存器在圖3所示的簡單移位寄存器的基礎(chǔ)上增加了初始化端init和初始化電路。初始化電路可以包含開關(guān)元件sw7，其中，開關(guān)元件sw7的控制端和第一端連接到一起，并連接到移位寄存器的初始化端init，開關(guān)元件sw7的第二端與復(fù)位電路中的開關(guān)元件sw3的控制端連接到一起，并連接到移位寄存器的復(fù)位端reset。當經(jīng)由初始化端init接收到初始化信號時，初始化電路中的開關(guān)元件sw7導(dǎo)通，使得移位寄存器的復(fù)位端reset的電位置為工作電位refwork。這相當于在移位寄存器的復(fù)位端reset接收到復(fù)位信號。因此，當經(jīng)由初始化端init接收到初始化信號時，移位寄存器的上拉節(jié)點pu的電位和輸出端output的電位成為復(fù)位電位，由此完成初始化。

圖7或圖8所示的示例性的移位寄存器相當于將圖1中的單向?qū)ㄩ_關(guān)swi-(j+2)和移位寄存器sri-(j+2)視為一個整體，其中，單向?qū)ㄩ_關(guān)swi-(j+2)的輸入端相當于移位寄存器sri-(j+2)的初始化端init。

以類似的方式，可以設(shè)計出其他移位寄存器。例如，圖9示出根據(jù)本公開的實施例的移位寄存器的一種變型，其中，還設(shè)置有反向時鐘信號端clkb(經(jīng)由該端子所接收的時鐘信號例如可以與經(jīng)由時鐘信號端clk所接收的時鐘信號相位相反)，并且還包含開關(guān)元件sw8至sw13。然而，這樣的移位寄存器的基本功能和工作原理與圖7或圖8所示的示例性的移位寄存器是相同的，因此在本文中不再贅述。

圖10示出根據(jù)本公開的實施例的初始化端口和初始化電路的另一種設(shè)置方式。在圖10所示的移位寄存器中，初始化電路還包含開關(guān)元件sw8，其控制端連接到初始化端，其第一端連接到移位寄存器的輸出端output，其第二端的電位被置為復(fù)位電位refreset。這樣，當移位寄存器經(jīng)由初始化端口init接收到初始化信號時，還能夠通過開關(guān)元件sw8對輸出端output的電位進行復(fù)位。相對于圖8所示的電路結(jié)構(gòu)，圖10所示的移位寄存器中的初始化電路對輸出端output的初始化能力更強。當然，在考慮窄邊框的情況下，也可以不設(shè)置開關(guān)元件sw8。

以與圖10類似的方式，能夠設(shè)計出其他移位寄存器。例如，圖11示出在圖10所示的移位寄存器的一種變型，其中還包含開關(guān)元件sw9至sw11。然而，關(guān)于圖11所示的示例性的移位寄存器，其基本功能和工作原理與圖10所示的示例性的移位寄存器是相同的，因此在本文中不再贅述。

圖12示出根據(jù)本公開的另一個實施例的初始化端口和初始化電路的設(shè)置方式。在圖12中，初始化電路中的開關(guān)元件sw7的第一端連接到上拉節(jié)點，其控制端連接到初始化端init，其第二端的電位設(shè)置為復(fù)位電位refreset。這樣，當移位寄存器經(jīng)由初始化端init接收到初始化信號時，能夠經(jīng)由初始化電路中的開關(guān)元件sw7直接對上拉節(jié)點pu的電位進行初始化。另外，初始化電路中還可以包含開關(guān)元件sw8，其第一端連接到輸出端output，其控制端連接到初始化端init，其第二端的電位設(shè)置為復(fù)位電位refreset，以便在接收到初始化信號時對輸出端output的電位進行初始化。當然，在考慮窄邊框的情況下，也可以不設(shè)置開關(guān)元件sw8。

以與圖12類似的方式，能夠設(shè)計出其他移位寄存器。例如，圖13示出圖12所示的移位寄存器的一種變型，其中還包含開關(guān)元件sw9至sw11。然而，關(guān)于圖13所示的示例性的移位寄存器的結(jié)構(gòu)更加復(fù)雜，其基本功能和工作原理與圖12所示的示例性的移位寄存器是相同的，因此在本文中不再贅述。

以上僅給出了可用于根據(jù)本公開的實施例的陣列基板柵極驅(qū)動電路的移位寄存器的若干示例?？捎糜诟鶕?jù)本公開的實施例的陣列基板柵極驅(qū)動電路的移位寄存器并不限于此。如此前文所述，根據(jù)本公開的實施例的陣列基板柵極驅(qū)動電路中的移位寄存器sri-j可以采用具有任何適當?shù)碾娐方Y(jié)構(gòu)，并且各個移位寄存器sri-j可以根據(jù)需要采用相同或不同的電路實現(xiàn)方式。例如，在一個實施例中，即使移位寄存器設(shè)置有全復(fù)位端trst或者初始化端init，也可以不管全復(fù)位端trst或者初始化端init，而采用例如如圖1所示的陣列基板柵極驅(qū)動電路的連接方式。

另外，上述的各種移位寄存器中的開關(guān)元件可以根據(jù)需要采用各種類型的晶體管、場效應(yīng)管等，本公開對此不作限制。

圖14示出可用于驅(qū)動根據(jù)本公開的實施例的陣列基板柵極驅(qū)動電路的方法的流程圖。

如圖14所示，針對陣列基板柵極驅(qū)動電路中的每個移位寄存器sri-j，在步驟s1中，將輸入信號提供到該移位寄存器sri-j的輸入端，使該移位寄存器sri-j內(nèi)的上拉節(jié)點的電位成為工作電位；然后，在步驟s2中，在該移位寄存器sri-j的輸出端輸出柵極驅(qū)動信號outputi-j，并將所輸出的柵極驅(qū)動信號outputi-j提供到移位寄存器sri-(j+1)的輸入端和移位寄存器sri-(j+2)的初始化端，以對移位寄存器sri-(j+2)內(nèi)的上拉節(jié)點的電位進行復(fù)位；然后，在步驟s3中，在該移位寄存器sri-j的復(fù)位端接收由移位寄存器sri-(j+1)所輸出的柵極驅(qū)動信號outputi-(j+1)，以對該移位寄存器sri-j內(nèi)的上拉節(jié)點的電位和移位寄存器sri-j的輸出端的電位進行復(fù)位。由此，能夠驅(qū)動根據(jù)本公開的陣列基板柵極驅(qū)動電路在一幀內(nèi)對所有的移位寄存器sri-(j+2)(j>＝1)逐級地進行初始化，從而不需要為陣列基板柵極驅(qū)動電路增設(shè)全復(fù)位功能以在兩幀之間對陣列基板柵極驅(qū)動電路中的所有移位寄存器進行全復(fù)位。

根據(jù)本公開的陣列基板柵極驅(qū)動電路的實現(xiàn)成本低、信號控制簡單并且有利于實際顯示面板的窄邊框，因此能夠適用于各種尺寸的面板和/或顯示裝置，并可用于大尺寸拼接屏、車載顯示裝置等各種領(lǐng)域，而且還可以適用于a-si、oxide、ltps、htps等各種制造工藝。相應(yīng)地，本公開的實施例提供包含在前文中所述的任何一種陣列基板柵極驅(qū)動電路的顯示裝置。

應(yīng)當理解的是，以上實施方式僅僅是為了說明本公開的原理而采用的示例性實施方式。然而，本公開并不局限于此。對于本領(lǐng)域內(nèi)的普通技術(shù)人員而言，在不脫離本公開的精神的情況下，可以做出各種變型和改進，這些變型和改進也在本公開的范圍內(nèi)。