本發(fā)明涉及顯示技術領域，特別涉及一種移位寄存器單元、其驅動方法、柵極驅動電路及顯示裝置。

背景技術：

隨著顯示技術的飛速發(fā)展，顯示面板越來越向著高集成度和低成本的方向發(fā)展。其中，陣列基板行驅動(Gate Driver on Array，GOA)技術將薄膜晶體管(Thin Film Transistor，TFT)柵極開關電路集成在顯示面板的陣列基板上以形成對顯示面板的掃描驅動，從而可以省去柵極集成電路(Integrated Circuit，IC)的綁定(Bonding)區(qū)域以及扇出(Fan-out)區(qū)域的布線空間，不僅可以在材料成本和制備工藝兩方面降低產品成本，而且可以使顯示面板做到兩邊對稱和窄邊框的美觀設計；并且，這種集成工藝還可以省去柵極掃描線方向的Bonding工藝，從而提高了產能和良率。

一般的柵極驅動電路均是由多個級聯的移位寄存器組成，各級移位寄存器的驅動信號輸出端分別對應連接一條柵線，通過各級移位寄存器實現依次向顯示面板上的各行柵線輸入掃描信號。在現有的移位寄存器中，輸出晶體管一般在上拉節(jié)點的信號控制下將時鐘信號端的高電位信號提供給驅動信號輸出端來輸出有效的高電位的掃描信號，之后進入復位階段，在上拉節(jié)點的信號控制下使輸出晶體管關閉，在下拉節(jié)點的控制下使驅動信號輸出端輸出低電位的掃描信號。然而，在復位階段之后的一定時間內，上拉節(jié)點與驅動信號輸出端會處于浮接狀態(tài)，導致該上拉節(jié)點的電位以及驅動信號輸出端的電位會受周圍晶體管漏電影響，造成輸出晶體管的柵極電位以及驅動信號輸出端的電位不穩(wěn)定，從而造成驅動信號輸出端輸出的掃描信號有較大噪聲，進而影響移位寄存器輸出的穩(wěn)定性。

技術實現要素：

本發(fā)明實施例提供了一種移位寄存器單元、其驅動方法、柵極驅動電路及顯示裝置，用以解決現有技術中在復位階段之后的一定時間內，上拉節(jié)點與驅動信號輸出端處于浮接狀態(tài)，造成輸出晶體管的柵極電位與驅動信號輸出端的電位不穩(wěn)定，導致輸出的掃描信號有較大噪聲，影響移位寄存器輸出的穩(wěn)定性的問題。

因此，本發(fā)明實施例提供了一種移位寄存器單元，包括：移位寄存器，所述移位寄存器至少具有輸入信號端、驅動信號輸出端以及用于控制所述驅動信號輸出端輸出有效的掃描信號的上拉節(jié)點；所述移位寄存器單元還包括：電位穩(wěn)定模塊；

所述電位穩(wěn)定模塊分別與電位穩(wěn)定控制端、所述上拉節(jié)點、所述驅動信號輸出端以及參考信號端相連，用于在所述電位穩(wěn)定控制端的控制下，將所述參考信號端的信號分別提供給所述上拉節(jié)點與所述驅動信號輸出端。

優(yōu)選地，在本發(fā)明實施例提供的上述移位寄存器單元中，所述電位穩(wěn)定模塊包括：第一電位穩(wěn)定子模塊與第二電位穩(wěn)定子模塊；其中，

所述第一電位穩(wěn)定子模塊分別與所述電位穩(wěn)定控制端、所述上拉節(jié)點以及所述參考信號端相連，用于在所述電位穩(wěn)定控制端的控制下將所述參考信號端的信號提供給所述上拉節(jié)點；

所述第二電位穩(wěn)定子模塊分別與所述電位穩(wěn)定控制端、所述驅動信號輸出端以及所述參考信號端相連，用于在所述電位穩(wěn)定控制端的控制下將所述參考信號端的信號提供給所述驅動信號輸出端。

優(yōu)選地，在本發(fā)明實施例提供的上述移位寄存器單元中，所述第一電位穩(wěn)定子模塊包括：第一開關晶體管；其中，

所述第一開關晶體管的控制極與所述電位穩(wěn)定控制端相連，第一極與所述參考信號端相連，第二極與所述上拉節(jié)點相連。

優(yōu)選地，在本發(fā)明實施例提供的上述移位寄存器單元中，所述第二電位穩(wěn)定子模塊包括：第二開關晶體管；其中，

所述第二開關晶體管的控制極與所述電位穩(wěn)定控制端相連，第一極與所述參考信號端相連，第二極與所述驅動信號輸出端相連。

優(yōu)選地，在本發(fā)明實施例提供的上述移位寄存器單元中，所述移位寄存器包括：輸入模塊、復位模塊、第一控制模塊、第二控制模塊以及輸出模塊；其中，

所述輸入模塊分別與輸入信號端以及所述上拉節(jié)點相連，用于在所述輸入信號端的控制下將所述輸入信號端的信號提供給所述上拉節(jié)點；

所述復位模塊分別與復位信號端、所述參考信號端以及所述上拉節(jié)點相連，用于在所述復位信號端的控制下將所述參考信號端的信號提供給所述上拉節(jié)點；

所述第一控制模塊分別與第一時鐘信號端、所述上拉節(jié)點、所述參考信號端以及下拉節(jié)點相連，用于僅在所述第一時鐘信號端的控制下將所述第一時鐘信號端的信號提供給所述下拉節(jié)點，以及在所述上拉節(jié)點的信號的控制下將所述參考信號端的信號提供給所述下拉節(jié)點；

所述第二控制模塊分別與所述上拉節(jié)點、所述下拉節(jié)點以及所述參考信號端相連，用于在所述下拉節(jié)點的信號的控制下將所述參考信號端的信號提供給所述上拉節(jié)點；

所述輸出模塊分別與第二時鐘信號端、所述上拉節(jié)點、所述下拉節(jié)點、所述參考信號端以及所述驅動信號輸出端相連，用于在所述上拉節(jié)點的信號的控制下將所述第二時鐘信號端的信號提供給所述驅動信號輸出端，在所述上拉節(jié)點處于浮接狀態(tài)時保持所述上拉節(jié)點與所述驅動信號輸出端之間的電壓差穩(wěn)定，以及在所述下拉節(jié)點的信號控制下將所述參考信號端的信號提供給所述驅動信號輸出端。

優(yōu)選地，在本發(fā)明實施例提供的上述移位寄存器單元中，所述輸入模塊包括：第三開關晶體管；其中，所述第三開關晶體管的控制極與其第一極均與所述輸入信號端相連，第二極與所述上拉節(jié)點相連；

所述復位模塊包括：第四開關晶體管；其中，所述第四開關晶體管的控制極與所述復位信號端相連，第一極與所述參考信號端相連，第二極與所述上拉節(jié)點相連；

所述第一控制模塊包括：第五開關晶體管、第六開關晶體管、第七開關晶體管以及第八開關晶體管；其中，所述第五開關晶體管的控制極與其第一極均與所述第一時鐘信號端相連，第二極與所述第六開關晶體管的控制極相連；所述第六開關晶體管的第一極與所述第一時鐘信號端相連，第二極與所述下拉節(jié)點相連；所述第七開關晶體管的控制極與所述上拉節(jié)點相連，第一極與所述參考信號端相連，第二極與所述第六開關晶體管的控制極相連；所述第八開關晶體管的控制極與所述上拉節(jié)點相連，第一極與所述參考信號端相連，第二極與所述下拉節(jié)點相連；

所述第二控制模塊包括：第九開關晶體管；其中，所述第九開關晶體管的控制極與所述下拉節(jié)點相連，第一極與所述參考信號端相連，第二極與所述上拉節(jié)點相連；

所述輸出模塊包括：第十開關晶體管、第十一開關晶體管以及電容；其中，所述第十開關晶體管的控制極與所述上拉節(jié)點相連，第一極與所述第二時鐘信號端相連，第二極與所述驅動信號輸出端相連；所述第十一開關晶體管的控制極與所述下拉節(jié)點相連，第一極與所述參考信號端相連，第二極與所述驅動信號輸出端相連；所述電容的第一端與所述上拉節(jié)點相連，第二端與所述驅動信號輸出端相連。

相應地，本發(fā)明實施例還提供了一種柵極驅動電路，包括級聯的多個本發(fā)明實施例提供的上述任一種移位寄存器單元；其中，

除最后一級移位寄存器單元之外，其余各級移位寄存器單元的電位穩(wěn)定控制端分別與其相鄰的下一級移位寄存器單元的下拉節(jié)點相連；所述移位寄存器單元的下拉節(jié)點用于控制所述驅動信號輸出端輸出柵極關閉信號。

優(yōu)選地，在本發(fā)明實施例提供的上述柵極驅動電路中，第一級移位寄存器單元的輸入信號端與幀觸發(fā)信號端相連；

除所述第一級移位寄存器單元之外，其余各級移位寄存器單元的輸入信號端分別與其相鄰的上一級移位寄存器單元的驅動信號輸出端相連；

除所述最后一級移位寄存器單元之外，其余各級移位寄存器單元的復位信號端分別與其相鄰的下一級移位寄存器單元的驅動信號輸出端相連。

相應地，本發(fā)明實施例還提供了一種顯示裝置，包括本發(fā)明實施例提供的上述任一種柵極驅動電路。

相應地，本發(fā)明實施例還提供了一種本發(fā)明實施例提供的上述任一種移位寄存器單元的驅動方法，包括：輸入階段、輸出階段、復位階段以及放電保持階段；其中，

在所述輸入階段，所述輸入模塊在所述輸入信號端的控制下將所述輸入信號端的信號提供給所述上拉節(jié)點；所述第一控制模塊在所述上拉節(jié)點的信號的控制下將所述參考信號端的信號提供給所述下拉節(jié)點；所述輸出模塊在所述上拉節(jié)點的信號的控制下將所述第二時鐘信號端的信號提供給所述驅動信號輸出端；

在所述輸出階段，所述輸出模塊在所述上拉節(jié)點的信號的控制下將所述第二時鐘信號端的信號提供給所述驅動信號輸出端，在所述上拉節(jié)點處于浮接狀態(tài)時保持所述上拉節(jié)點與所述驅動信號輸出端之間的電壓差穩(wěn)定；所述第一控制模塊在所述上拉節(jié)點的信號的控制下將所述參考信號端的信號提供給所述下拉節(jié)點；

在所述復位階段，所述復位模塊在所述復位信號端的控制下將所述參考信號端的信號提供給所述上拉節(jié)點；所述第一控制模塊在所述第一時鐘信號端的控制下將所述第一時鐘信號端的信號提供給所述下拉節(jié)點；所述第二控制模塊在所述下拉節(jié)點的信號的控制下將所述參考信號端的信號提供給所述上拉節(jié)點；所述輸出模塊在所述下拉節(jié)點的信號控制下將所述參考信號端的信號提供給所述驅動信號輸出端；

在所述放電保持階段，所述電位穩(wěn)定模塊在所述電位穩(wěn)定控制端的控制下，將所述參考信號端的信號分別提供給所述上拉節(jié)點與所述驅動信號輸出端。

本發(fā)明的有益效果如下：

本發(fā)明實施例提供的移位寄存器單元、其驅動方法、柵極驅動電路及顯示裝置，包括：移位寄存器與電位穩(wěn)定模塊，該電位穩(wěn)定模塊用于在電位穩(wěn)定控制端的控制下，將參考信號端的信號分別提供給上拉節(jié)點與驅動信號輸出端，因此通過移位寄存器與電位穩(wěn)定模塊的相互配合，可以在復位階段之后的放電保持階段中，將參考信號端的信號分別提供給上拉節(jié)點以及驅動信號輸出端，以保持上拉節(jié)點的電位與驅動信號輸出端的電位處于穩(wěn)定狀態(tài)，從而可以避免驅動信號輸出端輸出的掃描信號具有較大噪聲，進而提高移位寄存器單元輸出的穩(wěn)定性。

附圖說明

圖1a為本發(fā)明實施例提供的移位寄存器單元的結構示意圖之一；

圖1b為本發(fā)明實施例提供的移位寄存器單元的結構示意圖之二；

圖2a為本發(fā)明實施例提供的移位寄存器單元的具體結構示意圖之一；

圖2b為本發(fā)明實施例提供的移位寄存器單元的具體結構示意圖之二；

圖2c為本發(fā)明實施例提供的移位寄存器單元的具體結構示意圖之三；

圖2d為本發(fā)明實施例提供的移位寄存器單元的具體結構示意圖之四；

圖3a為圖2b所示的移位寄存器單元的輸入輸出時序圖；

圖3b為圖2d所示的移位寄存器單元的輸入輸出時序圖；

圖4為本發(fā)明實施例提供的驅動方法的流程圖；

圖5為本發(fā)明實施例提供的柵極驅動電路的結構示意圖。

具體實施方式

為了使本發(fā)明的目的，技術方案和優(yōu)點更加清楚，下面結合附圖，對本發(fā)明實施例提供的移位寄存器單元、其驅動方法、柵極驅動電路及顯示裝置的具體實施方式進行詳細地說明。應當理解，下面所描述的優(yōu)選實施例僅用于說明和解釋本發(fā)明，并不用于限定本發(fā)明。并且在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互組合。

本發(fā)明實施例提供了一種移位寄存器單元，如圖1a與圖1b所示，包括：移位寄存器10，移位寄存器10至少具有輸入信號端Input、驅動信號輸出端Output以及用于控制驅動信號輸出端Output輸出有效的掃描信號的上拉節(jié)點PU；移位寄存器單元還包括：電位穩(wěn)定模塊20；

電位穩(wěn)定模塊20分別與電位穩(wěn)定控制端VT、上拉節(jié)點PU、驅動信號輸出端Output以及參考信號端VSS相連，用于在電位穩(wěn)定控制端VT的控制下，將參考信號端VSS的信號分別提供給上拉節(jié)點PU與驅動信號輸出端Output。

本發(fā)明實施例提供的上述移位寄存器單元，包括：移位寄存器與電位穩(wěn)定模塊，該電位穩(wěn)定模塊用于在電位穩(wěn)定控制端的控制下，將參考信號端的信號分別提供給上拉節(jié)點與驅動信號輸出端，因此通過移位寄存器與電位穩(wěn)定模塊的相互配合，可以在復位階段之后的放電保持階段中，將參考信號端的信號分別提供給上拉節(jié)點以及驅動信號輸出端，以保持上拉節(jié)點的電位與驅動信號輸出端的電位處于穩(wěn)定狀態(tài)，從而可以避免驅動信號輸出端輸出的掃描信號具有較大噪聲，進而提高移位寄存器單元輸出的穩(wěn)定性。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，在輸入信號端的有效脈沖信號為高電位時，參考信號端的信號為低電位，有效的掃描信號的電位為高電位。在輸入信號端的有效脈沖信號為低電位時，參考信號端的信號為高電位，有效的掃描信號的電位為低電位。

具體地，在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，如圖1a與圖1b所示，移位寄存器10具體可以包括：輸入模塊11、復位模塊12、第一控制模塊13、第二控制模塊14以及輸出模塊15；其中，

輸入模塊11分別與輸入信號端Input以及上拉節(jié)點PU相連，用于在輸入信號端Input的控制下將輸入信號端Input的信號提供給上拉節(jié)點PU；

復位模塊12分別與復位信號端RE、參考信號端VSS以及上拉節(jié)點PU相連，用于在復位信號端RE的控制下將參考信號端VSS的信號提供給上拉節(jié)點PU；

第一控制模塊13分別與第一時鐘信號端CK1、上拉節(jié)點PU、參考信號端VSS以及下拉節(jié)點PD相連，用于僅在第一時鐘信號端CK1的控制下將第一時鐘信號端CK1的信號提供給下拉節(jié)點PD，以及在上拉節(jié)點PU的信號的控制下將參考信號端VSS的信號提供給下拉節(jié)點PD；

第二控制模塊14分別與上拉節(jié)點PU、下拉節(jié)點PD以及參考信號端VSS相連，用于在下拉節(jié)點PD的信號的控制下將參考信號端VSS的信號提供給上拉節(jié)點PU；

輸出模塊15分別與第二時鐘信號端CK2、上拉節(jié)點PU、下拉節(jié)點PD、參考信號端VSS以及驅動信號輸出端Output相連，用于在上拉節(jié)點PU的信號的控制下將第二時鐘信號端CK2的信號提供給驅動信號輸出端Output，在上拉節(jié)點PU處于浮接狀態(tài)時保持上拉節(jié)點PU與驅動信號輸出端Output之間的電壓差穩(wěn)定，以及在下拉節(jié)點PD的信號控制下將參考信號端VSS的信號提供給驅動信號輸出端Output。

本發(fā)明實施例提供的上述移位寄存器單元具體可以包括：電位穩(wěn)定模塊、輸入模塊、復位模塊、第一控制模塊、第二控制模塊以及輸出模塊；其中，所述電位穩(wěn)定模塊用于在所述電位穩(wěn)定控制端的控制下，將所述參考信號端的信號分別提供給所述上拉節(jié)點與所述驅動信號輸出端；輸入模塊用于在所述輸入信號端的控制下將所述輸入信號端的信號提供給所述上拉節(jié)點；所述復位模塊用于在所述復位信號端的控制下將所述參考信號端的信號提供給所述上拉節(jié)點；所述第一控制模塊用于僅在所述第一時鐘信號端的控制下將所述第一時鐘信號端的信號提供給所述下拉節(jié)點，以及在所述上拉節(jié)點的信號的控制下將所述參考信號端的信號提供給所述下拉節(jié)點；所述第二控制模塊用于在所述下拉節(jié)點的信號的控制下將所述參考信號端的信號提供給所述上拉節(jié)點；所述輸出模塊用于在所述上拉節(jié)點的信號的控制下將所述第二時鐘信號端的信號提供給所述驅動信號輸出端，在所述上拉節(jié)點處于浮接狀態(tài)時保持所述上拉節(jié)點與所述驅動信號輸出端之間的電壓差穩(wěn)定，以及在所述下拉節(jié)點的信號控制下將所述參考信號端的信號提供給所述驅動信號輸出端。因此，本發(fā)明實施例提供的上述移位寄存器單元，可以通過上述六個模塊的相互配合，在一行掃描的全時間內保持上拉節(jié)點的電位與驅動信號輸出端的電位處于穩(wěn)定狀態(tài)，從而避免驅動信號輸出端輸出的掃描信號具有較大噪聲，進而使移位寄存器單元可以穩(wěn)定的輸出驅動信號。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，如圖1b所示，電位穩(wěn)定模塊20具體可以包括：第一電位穩(wěn)定子模塊21與第二電位穩(wěn)定子模塊22；其中，

第一電位穩(wěn)定子模塊21分別與電位穩(wěn)定控制端VT、上拉節(jié)點PU以及參考信號端VSS相連，用于在電位穩(wěn)定控制端VT的控制下將參考信號端VSS的信號提供給上拉節(jié)點PU；

第二電位穩(wěn)定子模塊22分別與電位穩(wěn)定控制端VT、驅動信號輸出端Output以及參考信號端VSS相連，用于在電位穩(wěn)定控制端VT的控制下將參考信號端VSS的信號提供給驅動信號輸出端Output。

在具體實施時，通過第一電位穩(wěn)定子模塊與第二電位穩(wěn)定子模塊的相互配合來實現電位穩(wěn)定模塊的功能。

下面結合具體實施例，對本發(fā)明進行詳細說明。需要說明的是，本實施例中是為了更好的解釋本發(fā)明，但不限制本發(fā)明。

具體地，在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，如圖2a至圖2d所示，第一電位穩(wěn)定子模塊21具體可以包括：第一開關晶體管M1；其中，

第一開關晶體管M1的控制極與電位穩(wěn)定控制端VT相連，第一極與參考信號端VSS相連，第二極與上拉節(jié)點PU相連。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，如圖2a與圖2b所示，第一開關晶體管M1可以為N型開關晶體管；或者，如圖2c與圖2d所示，第一開關晶體管M1也可以為P型開關晶體管。當然，在實際應用中，第一開關晶體管M1的具體結構需要根據實際應用環(huán)境來設計確定，在此不作限定。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，第一開關晶體管在電位穩(wěn)定控制端輸出的信號的控制下處于導通狀態(tài)時，將參考信號端輸出的信號提供給上拉節(jié)點。

具體地，在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，如圖2a至圖2d所示，第二電位穩(wěn)定子模塊22具體可以包括：第二開關晶體管M2；其中，

第二開關晶體管M2的控制極與電位穩(wěn)定控制端VT相連，第一極與參考信號端VSS相連，第二極與驅動信號輸出端Output相連。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，如圖2a與圖2b所示，第二開關晶體管M2可以為N型開關晶體管；或者，如圖2c與圖2d所示，第二開關晶體管M2也可以為P型開關晶體管。當然，在實際應用中，第二開關晶體管M2的具體結構需要根據實際應用環(huán)境來設計確定，在此不作限定。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，第二開關晶體管在電位穩(wěn)定控制端輸出的信號的控制下處于導通狀態(tài)時，將參考信號端輸出的信號提供給驅動信號輸出端。

具體地，在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，如圖2a至圖2d所示，輸入模塊11具體可以包括：第三開關晶體管M3；其中，

第三開關晶體管M3的控制極與其第一極均與輸入信號端Input相連，第二極與上拉節(jié)點PU相連。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，如圖2a與圖2b所示，第三開關晶體管M3可以為N型開關晶體管；或者，如圖2c與圖2d所示，第三開關晶體管M3也可以為P型開關晶體管。當然，在實際應用中，第三開關晶體管M3的具體結構需要根據實際應用環(huán)境來設計確定，在此不作限定。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，第三開關晶體管在驅動信號輸出端輸出的信號的控制下將驅動信號輸出端輸出的信號提供給上拉節(jié)點。

具體地，在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，如圖2a至圖2d所示，復位模塊12具體可以包括：第四開關晶體管M4；其中，

第四開關晶體管M4的控制極與復位信號端RE相連，第一極與參考信號端VSS相連，第二極與上拉節(jié)點PU相連。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，如圖2a與圖2b所示，第四開關晶體管M4可以為N型開關晶體管；或者，如圖2c與圖2d所示，第四開關晶體管M4也可以為P型開關晶體管。當然，在實際應用中，第四開關晶體管M4的具體結構需要根據實際應用環(huán)境來設計確定，在此不作限定。

進一步地，在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，如圖2b與圖2d所示，復位模塊12還可以包括：第十二開關晶體管M12；其中，

第十二開關晶體管M12的控制極與復位信號端RE相連，第一極與參考信號端VSS相連，第二極與驅動信號輸出端Output相連。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，如圖2b所示，第十二開關晶體管M12可以為N型開關晶體管；或者，如圖2d所示，第十二開關晶體管M12也可以為P型開關晶體管。當然，在實際應用中，第十二開關晶體管M12的具體結構需要根據實際應用環(huán)境來設計確定，在此不作限定。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，第四開關晶體管在復位信號端輸出的信號的控制下將參考信號端輸出的信號提供給上拉節(jié)點。第十二開關晶體管在復位信號端輸出的信號的控制下將參考信號端輸出的信號提供給驅動信號輸出端。

具體地，在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，如圖2a至圖2d所示，第一控制模塊13具體可以包括：第五開關晶體管M5、第六開關晶體管M6、第七開關晶體管M7以及第八開關晶體管M8；其中，

第五開關晶體管M5的控制極與其第一極均與第一時鐘信號端CK1相連，第二極與第六開關晶體管M6的控制極相連；

第六開關晶體管M6的第一極與第一時鐘信號端CK1相連，第二極與下拉節(jié)點PD相連；

第七開關晶體管M7的控制極與上拉節(jié)點PU相連，第一極與參考信號端VSS相連，第二極與第六開關晶體管M6的控制極相連；

第八開關晶體管M8的控制極與上拉節(jié)點PU相連，第一極與參考信號端VSS相連，第二極與下拉節(jié)點PD相連。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，如圖2a與圖2b所示，第五開關晶體管M5、第六開關晶體管M6、第七開關晶體管M7以及第八開關晶體管M8可以為N型開關晶體管；或者，如圖2c與圖2d所示，第五開關晶體管M5、第六開關晶體管M6、第七開關晶體管M7以及第八開關晶體管M8也可以為P型開關晶體管。當然，在實際應用中，第五開關晶體管M5、第六開關晶體管M6、第七開關晶體管M7以及第八開關晶體管M8的具體結構需要根據實際應用環(huán)境來設計確定，在此不作限定。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，第五開關晶體管在第一時鐘信號端輸出的信號的控制下將第一時鐘信號端輸出的信號提供給第六開關晶體管的控制極。第七開關晶體管在上拉節(jié)點的信號的控制下處于導通狀態(tài)時，將參考信號端輸出的信號提供給第六開關晶體管的控制極。第六開關晶體管在其控制極的信號的控制下處于導通狀態(tài)時，將第一時鐘信號端輸出的信號提供給下拉節(jié)點。第八開關晶體管在上拉節(jié)點的信號的控制下處于導通狀態(tài)時，將參考信號端輸出的信號提供給下拉節(jié)點。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，在工藝制備時一般將第七開關晶體管的尺寸設置的比第五開關晶體管的尺寸大，這樣設置使得當輸入信號端為有效脈沖信號時，第七開關晶體管在上拉節(jié)點的控制下將參考信號端的信號提供給第六開關晶體管的控制極的速率大于第五開關晶體管在第一時鐘信號端的控制下將第一時鐘信號端的信號提供給第六開關晶體管的控制極的速率，從而保證第六開關晶體管在其控制極的電位的控制下處于截止狀態(tài)。

具體地，在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，如圖2a至圖2d所示，第二控制模塊14具體可以包括：第九開關晶體管M9；其中，

第九開關晶體管M9的控制極與下拉節(jié)點PD相連，第一極與參考信號端VSS相連，第二極與上拉節(jié)點PU相連。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，如圖2a與圖2b所示，第九開關晶體管M9可以為N型開關晶體管；或者，如圖2c與圖2d所示，第九開關晶體管M9也可以為P型開關晶體管。當然，在實際應用中，第九開關晶體管M9的具體結構需要根據實際應用環(huán)境來設計確定，在此不作限定。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，第九開關晶體管在下拉節(jié)點的信號的控制下處于導通狀態(tài)時，將參考信號端輸出的信號提供給上拉節(jié)點。

具體地，在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，如圖2a至圖2d所示，輸出模塊15具體可以包括：第十開關晶體管M10、第十一開關晶體管M11以及電容C；其中，

第十開關晶體管M10的控制極與上拉節(jié)點PU相連，第一極與第二時鐘信號端CK2相連，第二極與驅動信號輸出端Output相連；

第十一開關晶體管M11的控制極與下拉節(jié)點PD相連，第一極與參考信號端VSS相連，第二極與驅動信號輸出端Output相連；

電容C的第一端與上拉節(jié)點PU相連，第二端與驅動信號輸出端Output相連。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，如圖2a與圖2b所示，第十開關晶體管M10與第十一開關晶體管M11可以為N型開關晶體管；或者，如圖2c與圖2d所示，第十開關晶體管M10與第十一開關晶體管M11也可以為P型開關晶體管。當然，在實際應用中，第十開關晶體管M10與第十一開關晶體管M11的具體結構需要根據實際應用環(huán)境來設計確定，在此不作限定。

在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，第十開關晶體管在上拉節(jié)點的信號的控制下處于導通狀態(tài)時，將第二時鐘信號端輸出的信號提供給驅動信號輸出端。第十一開關晶體管在下拉節(jié)點的信號的控制下處于導通狀態(tài)時，將參考信號端輸出的信號提供給驅動信號輸出端。電容在上拉節(jié)點的信號以及驅動信號輸出端的信號的控制下進行充電，電容在上拉節(jié)點的信號以及驅動信號輸出端的信號的控制下進行放電，以及在上拉節(jié)點處于浮接狀態(tài)時，由于電容的自舉作用，可以保持上拉節(jié)點與信號輸出端之間的電壓差穩(wěn)定。

以上僅是舉例說明本發(fā)明實施例提供的移位寄存器單元中各模塊的具體結構。在具體實施時，上述各模塊的具體結構不限于本發(fā)明實施例提供的上述結構，還可以是本領域技術人員可知的其他結構，在此不作限定。

進一步地，為了降低制備工藝，在具體實施時，在本發(fā)明實施例提供的上述移位寄存器單元中，當輸入信號端Input的有效脈沖信號為高電位時，如圖2a與圖2b所示，所有開關晶體管均可以為N型開關晶體管；或者，當輸入信號端Input的有效脈沖信號為低電位時，如圖2c與圖2d所示，所有開關晶體管均可以為P型開關晶體管，在此不作限定。

進一步的，在具體實施時，在本發(fā)明實施例提供的上述柵極驅動電路中，N型開關晶體管在高電位作用下導通，在低電位作用下截止；P型開關晶體管在高電位作用下截止，在低電位作用下導通。

需要說明的是，本發(fā)明上述實施例中提到的開關晶體管可以是薄膜晶體管(TFT，Thin Film Transistor)，也可以是金屬氧化物半導體場效應管(MOS，Metal Oxide Scmiconductor)，在此不作限定。在具體實施中，這些開關晶體管的控制極作為其柵極，第一極和第二極根據開關晶體管類型以及信號端的信號的不同，可以將第一極作為開關晶體管的源極或漏極，以及將第二極作為開關晶體管的漏極或源極，在此不作限定。

下面分別以圖2b與圖2d所示的移位寄存器單元的具體結構為例，結合電路時序圖對本發(fā)明實施例提供的上述移位寄存器單元的工作過程作以描述。下述描述中以1表示高電位信號，0表示低電位信號，其中，1和0代表其邏輯電位，僅是為了更好的解釋本發(fā)明實施例提供的上述移位寄存器單元的工作過程，而不是在具體實施時施加在各開關晶體管的柵極上的電位。

實施例一、

以圖2b所示的移位寄存器單元為例對其工作過程作以描述，其中，所有開關晶體管均為N型開關晶體管；參考信號端VSS的電位為低電位；對應的輸入輸出時序圖如圖3a所示，具體地，選取如圖3a所示的輸入輸出時序圖中的輸入階段T1、輸出階段T2、復位階段T3以及放電保持階段T4四個階段。

在輸入階段T1，Input＝1，CK1＝1，CK2＝0，RE＝0，VT＝0。

由于VT＝0，因此第一開關晶體管M1與第二開關晶體管M2均截止。由于RE＝0，因此第四開關晶體管M4與第十二開關晶體管M12均截止。由于Input＝1，因此第三開關晶體管M3導通，并將輸入信號端Input的高電位的信號提供給上拉節(jié)點PU，使上拉節(jié)點PU的電位為高電位。由于上拉節(jié)點PU的電位為高電位，因此第七開關晶體管M7、第八開關晶體管M8以及第十開關晶體管M10均導通。由于第七開關晶體管M7導通并將參考信號端VSS的低電位信號提供給第六開關晶體管M6的柵極，因此第六開關晶體管M6的柵極的電位為低電位，以使第六開關晶體管M6截止。由于第八開關晶體管M8導通并將參考信號端VSS的低電位信號提供給下拉節(jié)點PD，因此下拉節(jié)點PD的電位為低電位。由于下拉節(jié)點PD的電位為低電位，因此第九開關晶體管M9與第十一開關晶體管M11均截止。由于第十開關晶體管M10導通并將第二時鐘信號端CK2的低電位的信號提供給驅動信號輸出端Output，因此驅動信號輸出端Output輸出低電位的掃描信號，電容C充電。

在輸出階段T2，Input＝0，CK1＝0，CK2＝1，RE＝0，VT＝0。

由于VT＝0，因此第一開關晶體管M1與第二開關晶體管M2均截止。由于RE＝0，因此第四開關晶體管M4與第十二開關晶體管M12均截止。由于Input＝0，因此第三開關晶體管M3截止。由于CK1＝0，因此第五開關晶體管M5截止。因此，上拉節(jié)點PU處于浮接狀態(tài)。由于電容C的作用，可以保持上拉節(jié)點PU的信號的電位為高電位。由于上拉節(jié)點PU的信號的電位為高電位，因此第七開關晶體管M7、第八開關晶體管M8以及第十開關晶體管M10均導通。由于第七開關晶體管M7導通并將參考信號端VSS的低電位信號提供給第六開關晶體管M6的柵極，因此第六開關晶體管M6的柵極的電位為低電位，以使第六開關晶體管M6截止。由于第八開關晶體管M8導通并將參考信號端VSS的低電位信號提供給下拉節(jié)點PD，因此下拉節(jié)點PD的電位為低電位。由于下拉節(jié)點PD的電位為低電位，因此第九開關晶體管M9與第十一開關晶體管M11均截止。由于第十開關晶體管M10導通并將第二時鐘信號端CK2的高電位的信號提供給驅動信號輸出端Output，因此驅動信號輸出端Output輸出高電位的掃描信號。由于電容C的自舉作用，可以保持上拉節(jié)點PU與驅動信號輸出端Output之間的電壓差穩(wěn)定，由于驅動信號輸出端Output的電位為高電位，因此上拉節(jié)點PU的電位被進一步拉高，以使第十開關晶體管M10盡可能的完全導通，以將第二時鐘信號端CK2的高電位的信號提供給驅動信號輸出端Output，使驅動信號輸出端Output輸出高電位的掃描信號，即有效的掃描信號。

在復位階段T3，Input＝0，CK1＝1，CK2＝0，RE＝1，VT＝0。

由于VT＝0，因此第一開關晶體管M1與第二開關晶體管M2均截止。由于RE＝1，因此第四開關晶體管M4與第十二開關晶體管M12均導通。由于Input＝0，因此第三開關晶體管M3截止。由于CK1＝1，因此第五開關晶體管M5導通。由于第四開關晶體管M4導通并將參考信號端VSS的低電位的信號提供給上拉節(jié)點PU，因此上拉節(jié)點PU的信號的電位為低電位。由于上拉節(jié)點PU的信號的電位為低電位，因此第七開關晶體管M7、第八開關晶體管M8以及第十開關晶體管M10均截止。由于第五開關晶體管M5導通并將第一時鐘信號端CK1的高電位的信號提供給第六開關晶體管M6的柵極，因此第六開關晶體管M6的柵極的電位為高電位，以使第六開關晶體管M6導通。由于第六開關晶體管M6導通并將第一時鐘信號端CK1的高電位的信號提供給下拉節(jié)點PD，因此下拉節(jié)點PD的信號的電位為高電位。由于下拉節(jié)點PD的信號的電位為高電位，因此第九開關晶體管M9與第十一開關晶體管M11均導通。由于第九開關晶體管M9導通并將參考信號端VSS的低電位的信號提供給上拉節(jié)點PU，進一步使上拉節(jié)點PU的信號的電位為低電位。由于第十一開關晶體管M11導通并將參考信號端VSS的低電位的信號提供給驅動信號輸出端Output，因此驅動信號輸出端Output輸出低電位的掃描信號，電容C放電。由于第十二開關晶體管M12導通并將參考信號端VSS的低電位的信號提供給驅動信號輸出端Output，進一步使驅動信號輸出端Output輸出低電位的掃描信號。

在放電保持階段T4，Input＝0，CK1＝0，CK2＝1，RE＝0，VT＝1。

由于VT＝1，因此第一開關晶體管M1與第二開關晶體管M2均導通。由于RE＝0，因此第四開關晶體管M4與第十二開關晶體管M12均截止。由于Input＝0，因此第三開關晶體管M3截止。由于CK1＝0，因此第五開關晶體管M5截止。由于第一開關晶體管M1導通并將參考信號端VSS的低電位的信號提供給上拉節(jié)點PU，因此上拉節(jié)點PU的信號的電位為低電位。由于上拉節(jié)點PU的信號的電位為低電位，因此第七開關晶體管M7、第八開關晶體管M8以及第十開關晶體管M10均截止。由于第二開關晶體管M2導通并將參考信號端VSS的低電位的信號提供給驅動信號輸出端Output，因此驅動信號輸出端Output輸出低電位的掃描信號。

在放電保持階段T4之后，還可以包括信號維持階段，即Input＝0，CK1＝1，CK2＝0，RE＝0，VT＝0。由于RE＝0，因此第四開關晶體管M4與第十二開關晶體管M12均截止。其余工作過程與實施例一中的復位階段T3的工作過程基本相同，在此不作詳述。

在信號維持階段之后一直重復執(zhí)行放電保持階段和信號維持階段的工作過程，直至輸入信號端Input的電位再次變?yōu)楦唠娢粫r為止。

實施例一中提供的移位寄存器單元在放電保持階段中，由于第一開關晶體管的作用，使上拉節(jié)點的信號的電位為低電位，與現有技術中在放電保持階段時上拉節(jié)點處于浮接狀態(tài)相比，可以避免上拉節(jié)點受周圍晶體管漏電影響；并且由于第二開關晶體管的作用，使驅動信號輸出端輸出低電位的掃描信號，與現有技術中在放電保持階段時驅動信號輸出端處于浮接狀態(tài)相比，可以避免驅動信號輸出端受周圍晶體管漏電影響。并且在復位階段之后，可以通過電位穩(wěn)定控制端的信號以及下拉節(jié)點的信號的交替作用，使上拉節(jié)點的信號的電位與驅動信號輸出端的信號的電位在全時間內處于穩(wěn)定狀態(tài)，從而可以避免驅動信號輸出端存在噪音、提高移位寄存器單元驅動信號輸出端輸出掃描信號的穩(wěn)定性。

實施例二、

以圖2d所示的移位寄存器單元為例對其工作過程作以描述，其中，所有開關晶體管均為P型開關晶體管；參考信號端VSS的電位為高電位；對應的輸入輸出時序圖如圖3b所示，具體地，選取如圖3b所示的輸入輸出時序圖中的輸入階段T1、輸出階段T2、復位階段T3以及放電保持階段T4四個階段。

在輸入階段T1，Input＝0，CK1＝0，CK2＝1，RE＝1，VT＝1。

由于VT＝1，因此第一開關晶體管M1與第二開關晶體管M2均截止。由于RE＝1，因此第四開關晶體管M4與第十二開關晶體管M12均截止。由于Input＝0，因此第三開關晶體管M3導通，并將輸入信號端Input的低電位的信號提供給上拉節(jié)點PU，使上拉節(jié)點PU的電位為低電位。由于上拉節(jié)點PU的電位為低電位，因此第七開關晶體管M7、第八開關晶體管M8以及第十開關晶體管M10均導通。由于第七開關晶體管M7導通并將參考信號端VSS的高電位信號提供給第六開關晶體管M6的柵極，因此第六開關晶體管M6的柵極的電位為高電位，以使第六開關晶體管M6截止。由于第八開關晶體管M8導通并將參考信號端VSS的高電位信號提供給下拉節(jié)點PD，因此下拉節(jié)點PD的電位為高電位。由于下拉節(jié)點PD的電位為高電位，因此第九開關晶體管M9與第十一開關晶體管M11均截止。由于第十開關晶體管M10導通并將第二時鐘信號端CK2的高電位的信號提供給驅動信號輸出端Output，因此驅動信號輸出端Output輸出高電位的掃描信號，電容C充電。

在輸出階段T2，Input＝1，CK1＝1，CK2＝0，RE＝1，VT＝1。

由于VT＝1，因此第一開關晶體管M1與第二開關晶體管M2均截止。由于RE＝1，因此第四開關晶體管M4與第十二開關晶體管M12均截止。由于Input＝1，因此第三開關晶體管M3截止。由于CK1＝1，因此第五開關晶體管M5截止。因此，上拉節(jié)點PU處于浮接狀態(tài)。由于電容C的作用，可以保持上拉節(jié)點PU的信號的電位為低電位。由于上拉節(jié)點PU的信號的電位為低電位，因此第七開關晶體管M7、第八開關晶體管M8以及第十開關晶體管M10均導通。由于第七開關晶體管M7導通并將參考信號端VSS的高電位信號提供給第六開關晶體管M6的柵極，使第六開關晶體管M6截止。由于第八開關晶體管M8導通并將參考信號端VSS的高電位信號提供給下拉節(jié)點PD，因此下拉節(jié)點PD的電位為高電位。由于下拉節(jié)點PD的電位為高電位，因此第九開關晶體管M9與第十一開關晶體管M11均截止。由于第十開關晶體管M10導通并將第二時鐘信號端CK2的低電位的信號提供給驅動信號輸出端Output，因此驅動信號輸出端Output輸出低電位的掃描信號。由于電容C的自舉作用，可以保持上拉節(jié)點PU與驅動信號輸出端Output之間的電壓差穩(wěn)定，由于驅動信號輸出端Output的電位為低電位，因此上拉節(jié)點PU的電位被進一步拉低，以使第十開關晶體管M10盡可能的完全導通，以將第二時鐘信號端CK2的低電位的信號提供給驅動信號輸出端Output，使驅動信號輸出端Output輸出低電位的掃描信號，即有效的掃描信號。

在復位階段T3，Input＝1，CK1＝0，CK2＝1，RE＝0，VT＝1。

由于VT＝1，因此第一開關晶體管M1與第二開關晶體管M2均截止。由于RE＝0，因此第四開關晶體管M4與第十二開關晶體管M12均導通。由于Input＝1，因此第三開關晶體管M3截止。由于CK1＝0，因此第五開關晶體管M5導通。由于第四開關晶體管M4導通并將參考信號端VSS的高電位的信號提供給上拉節(jié)點PU，因此上拉節(jié)點PU的信號的電位為高電位。由于上拉節(jié)點PU的信號的電位為高電位，因此第七開關晶體管M7、第八開關晶體管M8以及第十開關晶體管M10均截止。由于第五開關晶體管M5導通并將第一時鐘信號端CK1的低電位的信號提供給第六開關晶體管M6的柵極，因此第六開關晶體管M6的柵極的電位為低電位，以使第六開關晶體管M6導通。由于第六開關晶體管M6導通并將第一時鐘信號端CK1的低電位的信號提供給下拉節(jié)點PD，因此下拉節(jié)點PD的信號的電位為低電位。由于下拉節(jié)點PD的信號的電位為低電位，因此第九開關晶體管M9與第十一開關晶體管M11均導通。由于第九開關晶體管M9導通并將參考信號端VSS的高電位的信號提供給上拉節(jié)點PU，進一步使上拉節(jié)點PU的信號的電位為高電位。由于第十一開關晶體管M11導通并將參考信號端VSS的高電位的信號提供給驅動信號輸出端Output，因此驅動信號輸出端Output輸出高電位的掃描信號，電容C放電。由于第十二開關晶體管M12導通并將參考信號端VSS的高電位的信號提供給驅動信號輸出端Output，進一步使驅動信號輸出端Output輸出高電位的掃描信號。

在放電保持階段T4，Input＝1，CK1＝1，CK2＝0，RE＝1，VT＝0。

由于VT＝0，因此第一開關晶體管M1與第二開關晶體管M2均導通。由于RE＝1，因此第四開關晶體管M4與第十二開關晶體管M12均截止。由于Input＝1，因此第三開關晶體管M3截止。由于CK1＝1，因此第五開關晶體管M5截止。由于第一開關晶體管M1導通并將參考信號端VSS的高電位的信號提供給上拉節(jié)點PU，因此上拉節(jié)點PU的信號的電位為高電位。由于上拉節(jié)點PU的信號的電位為高電位，因此第七開關晶體管M7、第八開關晶體管M8以及第十開關晶體管M10均截止。由于第二開關晶體管M2導通并將參考信號端VSS的高電位的信號提供給驅動信號輸出端Output，因此驅動信號輸出端Output輸出高電位的掃描信號。

在放電保持階段T4之后，還可以包括信號維持階段，即Input＝1，CK1＝0，CK2＝1，RE＝1，VT＝1。由于RE＝1，因此第四開關晶體管M4與第十二開關晶體管M12均截止。其余工作過程與實施例二中的復位階段T3的工作過程基本相同，在此不作詳述。

在信號維持階段之后一直重復執(zhí)行放電保持階段和信號維持階段的工作過程，直至輸入信號端Input的電位再次變?yōu)榈碗娢粫r為止。

實施例二中提供的移位寄存器單元在放電保持階段中，由于第一開關晶體管的作用，使上拉節(jié)點的信號的電位為高電位，與現有技術中在放電保持階段時上拉節(jié)點處于浮接狀態(tài)相比，可以避免上拉節(jié)點受周圍晶體管漏電影響；并且由于第二開關晶體管的作用，使驅動信號輸出端輸出高電位的掃描信號，與現有技術中在放電保持階段時驅動信號輸出端處于浮接狀態(tài)相比，可以避免驅動信號輸出端受周圍晶體管漏電影響。并且在復位階段之后，可以通過電位穩(wěn)定控制端的信號以及下拉節(jié)點的信號的交替作用，使上拉節(jié)點的信號的電位與驅動信號輸出端的信號的電位在全時間內處于穩(wěn)定狀態(tài)，從而可以避免驅動信號輸出端存在噪音、提高移位寄存器單元驅動信號輸出端輸出掃描信號的穩(wěn)定性。

基于同一發(fā)明構思，本發(fā)明實施例還提供了一種本發(fā)明實施例提供的上述任一種移位寄存器單元的驅動方法，如圖4所示，輸入階段、輸出階段、復位階段以及放電保持階段；其中，

S401、在輸入階段，輸入模塊在輸入信號端的控制下將輸入信號端的信號提供給上拉節(jié)點；第一控制模塊在上拉節(jié)點的信號的控制下將參考信號端的信號提供給下拉節(jié)點；輸出模塊在上拉節(jié)點的信號的控制下將第二時鐘信號端的信號提供給信號輸出端。

S402、在輸出階段，輸出模塊在上拉節(jié)點的信號的控制下將第二時鐘信號端的信號提供給信號輸出端，在上拉節(jié)點處于浮接狀態(tài)時保持上拉節(jié)點與信號輸出端之間的電壓差穩(wěn)定；第一控制模塊在上拉節(jié)點的信號的控制下將參考信號端的信號提供給下拉節(jié)點。

S403、在復位階段，復位模塊在復位信號端的控制下將參考信號端的信號提供給上拉節(jié)點；第一控制模塊在第一時鐘信號端的控制下將第一時鐘信號端的信號提供給下拉節(jié)點；第二控制模塊在下拉節(jié)點的信號的控制下將參考信號端的信號提供給上拉節(jié)點；輸出模塊在下拉節(jié)點的信號控制下將參考信號端的信號提供給信號輸出端。

S404、在放電保持階段，電位穩(wěn)定模塊在電位穩(wěn)定控制端的控制下，將參考信號端的信號分別提供給上拉節(jié)點與信號輸出端。

本發(fā)明實施例提到上述驅動方法，可以保持上拉節(jié)點的電位與驅動信號輸出端的電位處于穩(wěn)定狀態(tài)，從而避免驅動信號輸出端輸出的掃描信號具有較大噪聲，進而使移位寄存器單元可以穩(wěn)定的輸出驅動信號。

在具體實施時，在本發(fā)明實施例提供的上述驅動方法中，在放電保持階段之后，還可以包括：信號維持階段；其中，

在信號維持階段中，第一控制模塊在第一時鐘信號端的控制下將第一時鐘信號端的信號提供給下拉節(jié)點；第二控制模塊在下拉節(jié)點的信號的控制下將參考信號端的信號提供給上拉節(jié)點；輸出模塊在下拉節(jié)點的信號控制下將參考信號端的信號提供給驅動信號輸出端。

基于同一發(fā)明構思，本發(fā)明實施例還提供了一種柵極驅動電路，如圖5所示，包括：級聯的多個本發(fā)明實施例提供的上述任一種移位寄存器單元：SR(1)、SR(2)…SR(n)…SR(N-1)、SR(N)(共N個移位寄存器單元，1≤n≤N，N為大于或等于1的整數)；其中，

除最后一級移位寄存器單元SR(N)之外，其余各級移位寄存器單元SR(n)的電位穩(wěn)定控制端VT分別與其相鄰的下一級移位寄存器單元SR(n+1)的下拉節(jié)點PD相連；移位寄存器單元SR(n)的下拉節(jié)點PD用于控制驅動信號輸出端Output輸出柵極關閉信號。

本發(fā)明實施例提供的柵極驅動電路，可以采用下一行的下拉節(jié)點的信號作為該行的電位穩(wěn)定控制端輸出的信號，從而可以簡化柵極驅動電路的結構，節(jié)省成本。

在具體實施時，在本發(fā)明實施例提供的上述柵極驅動電路中，可以通過一條信號線對最后一級移位寄存器單元的電位穩(wěn)定控制端輸入對應的信號?；蛘?，將最后一級移位寄存器單元的電位穩(wěn)定控制端與第一極移位寄存器單元的下拉節(jié)點相連。當然，也可以不對最后一級移位寄存器單元的電位穩(wěn)定控制端輸入對應的信號。最后一級移位寄存器單元的電位穩(wěn)定控制端的信號的設置需要根據實際應用環(huán)境來說設計確定，在此不作限定。

在具體實施時，在本發(fā)明實施例提供的上述柵極驅動電路中，在輸入信號端的有效脈沖信號為高電位時，柵極關閉信號為具有低電位的掃描信號。在輸入信號端的有效脈沖信號為低電位時，柵極關閉信號為具有高電位的掃描信號。

在具體實施時，在本發(fā)明實施例提供的上述柵極驅動電路中，如圖5所示，第一級移位寄存器單元SR(1)的輸入信號端Input與幀觸發(fā)信號端STV相連；

除第一級移位寄存器單元SR(1)之外，其余各級移位寄存器單元SR(n)的輸入信號端Input分別與其相鄰的上一級移位寄存器單元SR(n-1)的驅動信號輸出端Output相連。

除最后一級移位寄存器單元SR(N)之外，其余各級移位寄存器單元SR(n)的復位信號端RE分別與其相鄰的下一級移位寄存器單元SR(n+1)的驅動信號輸出端Output相連。

在具體實施時，上述柵極驅動電路中的每個移位寄存器單元的具體結構與本發(fā)明上述移位寄存器單元在功能和結構上均相同，重復之處不再贅述。該柵極驅動電路可以應用于液晶顯示面板中，也可以應用于有機電致發(fā)光顯示面板中，在此不作限定。

在具體實施時，在本發(fā)明提供的上述柵極驅動電路中，如圖5所示，各級移位寄存器單元的參考信號端VSS均與同一信號端即直流信號端vss相連。

在具體實施時，在本發(fā)明提供的上述柵極驅動電路中，如圖5所示，第2k-1級移位寄存器單元的第一時鐘信號端CK1和第2k級移位寄存器單元的第二時鐘信號端CK2均與同一時鐘端，即第一時鐘端ck1相連；第2k-1級移位寄存器單元的第二時鐘信號端CK2和第2k級移位寄存器單元的第一時鐘信號端CK1均與同一時鐘端，即第二時鐘端ck2相連；其中，k為大于或等于1的整數。并且，第一時鐘端ck1的信號與第二時鐘端ck2的信號相位相反，周期相同。

基于同一發(fā)明構思，本發(fā)明實施例還提供了一種顯示裝置，包括本發(fā)明提供的上述任一種柵極驅動電路。該顯示裝置的實施可以參見上述柵極驅動電路的實施例，重復之處不再贅述。

在具體實施時，在本發(fā)明實施例提供的上述顯示裝置中，該顯示裝置可以為：手機、平板電腦、電視機、顯示器、筆記本電腦、數碼相框、導航儀等任何具有顯示功能的產品或部件。例如，手機、平板電腦、電視機、顯示器、筆記本電腦、數碼相框、導航儀這些物體上的顯示面板。當然，對于該顯示裝置的其它必不可少的組成部分均為本領域的普通技術人員應該理解具有的，在此不做贅述，也不應作為對本發(fā)明的限制。

本發(fā)明實施例提供的移位寄存器單元、其驅動方法、柵極驅動電路及顯示裝置，包括：移位寄存器與電位穩(wěn)定模塊，該電位穩(wěn)定模塊用于在電位穩(wěn)定控制端的控制下，將參考信號端的信號分別提供給上拉節(jié)點與驅動信號輸出端，因此通過移位寄存器與電位穩(wěn)定模塊的相互配合，可以在復位階段之后的放電保持階段中，將參考信號端的信號分別提供給上拉節(jié)點以及驅動信號輸出端，以保持上拉節(jié)點的電位與驅動信號輸出端的電位處于穩(wěn)定狀態(tài)，從而可以避免驅動信號輸出端輸出的掃描信號具有較大噪聲，進而提高移位寄存器單元輸出的穩(wěn)定性。

顯然，本領域的技術人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權利要求及其等同技術的范圍之內，則本發(fā)明也意圖包含這些改動和變型在內。