本發(fā)明涉及液晶顯示器技術(shù)領(lǐng)域，尤其涉及一種goa電路及液晶顯示裝置。

背景技術(shù)：

液晶顯示器以其高顯示品質(zhì)、價(jià)格低廉、攜帶方便等優(yōu)點(diǎn)，成為在移動(dòng)通訊設(shè)備、電腦、電視等的顯示終端。目前普遍采用的電視液晶顯示器的面板驅(qū)動(dòng)技術(shù)逐漸趨向于采用陣列基板行驅(qū)動(dòng)(gatedriveronarray，簡(jiǎn)稱(chēng)goa)技術(shù)，其運(yùn)用平板顯示面板的原有制程，將面板水平掃描線的驅(qū)動(dòng)電路制作在顯示區(qū)周?chē)幕迳?，goa技術(shù)能簡(jiǎn)化平板顯示面板的制作工序，省去水平掃描線方向的綁定(bonding)工藝，可提升產(chǎn)能并降低產(chǎn)品成本，同時(shí)可以提升顯示面板的集成度使之更適合制作窄邊框或無(wú)邊框顯示產(chǎn)品，滿(mǎn)足現(xiàn)代人們的視覺(jué)追求。

在液晶顯示器中，每個(gè)像素具有一個(gè)薄膜晶體管(thinfilmtransistor，簡(jiǎn)稱(chēng)tft)，其柵極連接至掃描線，漏極連接至數(shù)據(jù)線，源極則連接至像素電極。在掃描線上施加足夠的電壓，會(huì)使得該條線上的所有薄膜晶體管打開(kāi)，此時(shí)數(shù)據(jù)線上的顯示信號(hào)電壓寫(xiě)入像素，以控制不同液晶的透光度進(jìn)而達(dá)到控制色彩的效果。

現(xiàn)有的goa電路通常包括級(jí)聯(lián)的多個(gè)goa單元，每一級(jí)goa單元對(duì)應(yīng)驅(qū)動(dòng)一級(jí)水平掃描線。goa單元主要包括有上拉電路(pull-uppart)、上拉控制電路(pull-upcontrolpart)，下傳電路(transferpart)、下拉電路(keypull-downpart)和下拉維持電路(pull-downholdingpart)，以及負(fù)責(zé)電位抬升的自舉(boast)電容。其中，上拉電路主要負(fù)責(zé)將時(shí)鐘信號(hào)(clock)輸出為柵極(gate)信號(hào)；上拉控制電路負(fù)責(zé)控制上拉電路的打開(kāi)時(shí)間，一般連接前面級(jí)goa單元傳遞過(guò)來(lái)的下傳信號(hào)或者gate信號(hào)；下拉電路負(fù)責(zé)在第一時(shí)間將gate信號(hào)拉低為低電位，即關(guān)閉gate信號(hào)；下拉維持電路則負(fù)責(zé)將gate輸出信號(hào)和上拉電路的gate信號(hào)維持在關(guān)閉狀態(tài)，通常有兩個(gè)下拉維持模塊交替作用；自舉電容(cboast)則負(fù)責(zé)q點(diǎn)的二次抬升，這樣有利于上拉電路的g(n)輸出。

如圖1所示，在現(xiàn)有技術(shù)中，用于平板顯示的goa電路的一種多級(jí)連接方法，其中，第一低頻時(shí)鐘信號(hào)lc1、第二低頻時(shí)鐘信號(hào)lc2、直流低電壓vss、及4個(gè)高頻時(shí)鐘信號(hào)ck1～ck4的金屬線放置于面板左右兩側(cè)各級(jí)goa電路的外圍。數(shù)個(gè)提供數(shù)據(jù)信號(hào)的數(shù)據(jù)線，數(shù)個(gè)提供掃描信號(hào)的掃描線，數(shù)個(gè)像素p陣列排布，每一像素p電性連接于一條數(shù)據(jù)線及一條掃描線；數(shù)個(gè)移位寄存器依序排列s(n-3)(圖中未示出)、s(n-2)(圖中未示出)、s(n-1)(圖中未示出)、s(n)(圖中未示出)，每一移位寄存器分別輸出一柵極信號(hào)，以?huà)呙栾@示裝置中對(duì)應(yīng)的掃描線(gateline)，各移位寄存器分別電性連接第一低頻時(shí)鐘信號(hào)lc1、第二低頻時(shí)鐘信號(hào)lc2、直流低電壓vss以及四個(gè)高頻時(shí)鐘信號(hào)ck1～ck4中的一個(gè)高頻時(shí)鐘信號(hào)。具體地，第n級(jí)goa電路分別接受第一低頻時(shí)鐘信號(hào)lc1、第二低頻時(shí)鐘信號(hào)lc2、直流低電壓vss、高頻時(shí)鐘信號(hào)ck1～ck4中的1個(gè)高頻時(shí)鐘信號(hào)、第n-2級(jí)goa電路產(chǎn)生的g(n-2)信號(hào)和啟動(dòng)信號(hào)st(n-2)、第n+2級(jí)goa電路產(chǎn)生的g(n+2)信號(hào)，并產(chǎn)生g(n)、st(n)和q(n)信號(hào)。

但是上述goa電路結(jié)構(gòu)中的q點(diǎn)電壓低，使得goa電路的驅(qū)動(dòng)性能不高。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供一種goa電路及液晶顯示裝置，用以解決現(xiàn)有技術(shù)中q點(diǎn)電壓低，使得goa電路的驅(qū)動(dòng)性能不高的技術(shù)問(wèn)題。

本發(fā)明一方面提供一種goa電路，包括多級(jí)goa子電路，每級(jí)goa子電路包括上拉控制單元、上拉單元、下傳單元、下拉單元、下拉維持單元和自舉單元；

其中，上拉控制單元與第一信號(hào)輸入端、第二信號(hào)輸入端及第一節(jié)點(diǎn)連接，用于在第一信號(hào)輸入端的控制下將第二信號(hào)輸入端的電壓信號(hào)輸出至第一節(jié)點(diǎn)上；

上拉單元與第一高頻時(shí)鐘信號(hào)輸入端、第一信號(hào)輸出端及第一節(jié)點(diǎn)連接，用于將第一高頻時(shí)鐘信號(hào)輸入端的時(shí)鐘信號(hào)輸入至第一信號(hào)輸出端；

下傳單元與第一高頻時(shí)鐘信號(hào)輸入端、第一節(jié)點(diǎn)及第二信號(hào)輸出端相連，用于為另一級(jí)goa子電路的第二信號(hào)輸入端提供電壓信號(hào)；

下拉單元與第一節(jié)點(diǎn)、第一信號(hào)輸出端、第三信號(hào)輸入端及直流低電壓輸入端連接，用于將第一信號(hào)輸出端的輸出信號(hào)拉低為低電位；

下拉維持單元與第一節(jié)點(diǎn)、直流低電壓輸入端、第一低頻時(shí)鐘信號(hào)輸入端、第二低頻時(shí)鐘信號(hào)輸入端及第一信號(hào)輸出端相連，用于將第一信號(hào)輸出端的輸出信號(hào)維持在低電位狀態(tài)；

自舉單元包括第一電容、第二電容、第一薄膜晶體管和第二薄膜晶體管，其中，第一電容的第一端與第一節(jié)點(diǎn)連接，第一電容的第二端與第二電容的第一端連接，第二電容的第二端與第一信號(hào)輸出端連接；第一薄膜晶體管的第一極、第二極和柵極分別與第二高頻時(shí)鐘信號(hào)輸入端、第二電容的第一端和第四信號(hào)輸入端一一對(duì)應(yīng)連接；第二薄膜晶體管的第一極、第二極和柵極分別與第二電容的第一端、直流低電壓輸入端和第三信號(hào)輸入端一一對(duì)應(yīng)連接。

進(jìn)一步的，下拉單元包括第三薄膜晶體管和第四薄膜晶體管，其中，第三薄膜晶體管的第一極、第二極和柵極分別與第一信號(hào)輸出端、直流低電壓輸入端和第三信號(hào)輸入端一一對(duì)應(yīng)連接；

第四薄膜晶體管的第一極、第二極和柵極分別與第一節(jié)點(diǎn)、直流低電壓輸入端和第三信號(hào)輸入端一一對(duì)應(yīng)連接。

進(jìn)一步的，上拉控制單元包括第五薄膜晶體管；其中，第五薄膜晶體管的第一極、第二極和柵極分別與第一信號(hào)輸入端、第一節(jié)點(diǎn)和第二信號(hào)輸入端一一對(duì)應(yīng)連接。

進(jìn)一步的，下拉維持單元包括第一下拉維持電路和第二下拉維持電路；其中，第一下拉維持電路與第一節(jié)點(diǎn)、直流低電壓輸入端、第一低頻時(shí)鐘信號(hào)輸入端及第一信號(hào)輸出端相連，用于將第一信號(hào)輸出端的輸出信號(hào)維持在低電位狀態(tài)；

第二下拉維持電路與第一節(jié)點(diǎn)、直流低電壓輸入端、第二低頻時(shí)鐘信號(hào)輸入端及第一信號(hào)輸出端相連，用于將第一信號(hào)輸出端的輸出信號(hào)維持在低電位狀態(tài)。

進(jìn)一步的，第一下拉維持電路包括第六薄膜晶體管、第七薄膜晶體管、第八薄膜晶體管、第九薄膜晶體管、第十薄膜晶體管及第十一薄膜晶體管；

其中，第六薄膜晶體管的第一極、第二極和柵極分別與第一節(jié)點(diǎn)、直流低電壓輸入端和第十薄膜晶體管的第一極一一對(duì)應(yīng)連接；

第七薄膜晶體管的第一極、第二極和柵極分別與第一信號(hào)輸出端、直流低電壓輸入端和第十薄膜晶體管的第一極一一對(duì)應(yīng)連接；

第八薄膜晶體管的第一極和柵極均與第一低頻時(shí)鐘信號(hào)輸入端連接，第八薄膜晶體管的第二極與第十一薄膜晶體管的第一極連接；

第九薄膜晶體管的第一極、第二極和柵極分別與第一低頻時(shí)鐘信號(hào)輸入端、第十薄膜晶體管的第一極和第十一薄膜晶體管的第一極一一對(duì)應(yīng)連接；

第十薄膜晶體管的第二極和柵極分別與直流低電壓輸入端和第一節(jié)點(diǎn)一一對(duì)應(yīng)連接；

第十一薄膜晶體管的第二極和柵極分別與直流低電壓輸入端和第一節(jié)點(diǎn)一一對(duì)應(yīng)連接。

進(jìn)一步的，第二下拉維持電路包括第十二薄膜晶體管、第十三薄膜晶體管、第十四薄膜晶體管、第十五薄膜晶體管、第十六薄膜晶體管及第十七薄膜晶體管；

其中，第十二薄膜晶體管的第一極、第二極和柵極分別與第一節(jié)點(diǎn)、直流低電壓輸入端和第十六薄膜晶體管的第一極一一對(duì)應(yīng)連接；

第十三薄膜晶體管的第一極、第二極和柵極分別與第一信號(hào)輸出端、直流低電壓輸入端和第十六薄膜晶體管的第一極一一對(duì)應(yīng)連接；

第十四薄膜晶體管的第一極和柵極均與第二低頻時(shí)鐘信號(hào)輸入端連接，第十四薄膜晶體管的第二極與第十七薄膜晶體管的第一極連接；

第十五薄膜晶體管的第一極、第二極和柵極分別與第二低頻時(shí)鐘信號(hào)輸入端、第十六薄膜晶體管的第一極和第十七薄膜晶體管的第一極一一對(duì)應(yīng)連接；

第十六薄膜晶體管的第二極和柵極分別與直流低電壓輸入端和第一節(jié)點(diǎn)一一對(duì)應(yīng)連接。

第十七薄膜晶體管的第二極和柵極分別與直流低電壓輸入端和第一節(jié)點(diǎn)一一對(duì)應(yīng)連接。

進(jìn)一步的，下傳單元包括第十八薄膜晶體管，第十八薄膜晶體管的第一極、第二極和柵極分別與第一高頻時(shí)鐘信號(hào)輸入端、第二信號(hào)輸出端和第一節(jié)點(diǎn)一一對(duì)應(yīng)連接。

進(jìn)一步的，上拉單元包括第十九薄膜晶體管，第十九薄膜晶體管的第一極、第二極和柵極分別與第一高頻時(shí)鐘信號(hào)輸入端、第一信號(hào)輸出端和第一節(jié)點(diǎn)一一對(duì)應(yīng)連接。

進(jìn)一步的，第一極為漏極，第二極為源極。

本發(fā)明另一方面提供一種液晶顯示裝置，包括上述的goa電路。

本發(fā)明提供的goa電路及液晶顯示裝置，自舉單元中包括第一電容、第二電容、第一薄膜晶體管和第二薄膜晶體管，第一薄膜晶體管可用來(lái)提升第一電容和第二電容之間的電壓，第二薄膜晶體管可用來(lái)拉低第一電容和第二電容之間的電壓。使用第一電容和第二電容作為q點(diǎn)耦合電容，可以對(duì)q點(diǎn)做兩次電容耦合，以提升q點(diǎn)電壓，增強(qiáng)goa電路的驅(qū)動(dòng)能力。

附圖說(shuō)明

在下文中將基于實(shí)施例并參考附圖來(lái)對(duì)本發(fā)明進(jìn)行更詳細(xì)的描述。其中：

圖1為現(xiàn)有技術(shù)中的goa多級(jí)驅(qū)動(dòng)架構(gòu)示意圖；

圖2為本發(fā)明實(shí)施例提供的goa子電路結(jié)構(gòu)示意圖；

圖3a-3c為本發(fā)明實(shí)施例提供的各信號(hào)時(shí)序圖；

圖4為根據(jù)本發(fā)明實(shí)施例提供的goa電路獲得的q點(diǎn)波形圖。

在附圖中，相同的部件使用相同的附圖標(biāo)記。附圖并未按照實(shí)際的比例繪制。

具體實(shí)施方式

下面將結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步說(shuō)明。

圖2為本發(fā)明實(shí)施例提供的goa電路結(jié)構(gòu)示意圖，如圖2所示，本發(fā)明實(shí)施例提供一種goa電路，包括多級(jí)goa子電路，每級(jí)goa子電路包括上拉控制單元1、上拉單元2、下傳單元3、下拉單元4、下拉維持單元5和自舉單元6。

一般的，goa電路包括有啟動(dòng)信號(hào)stv，第一低頻時(shí)鐘信號(hào)lc1、第二低頻時(shí)鐘信號(hào)lc2、直流低電壓vss、及4個(gè)高頻時(shí)鐘信號(hào)ck1～ck4。啟動(dòng)信號(hào)用于啟動(dòng)goa的前2級(jí)的t11，以及下拉最后兩級(jí)的t31和t41，低頻信號(hào)lc1和lc2交替的進(jìn)行g(shù)oa電路的下拉維持，goa電路主要為在gate信號(hào)處于關(guān)閉狀態(tài)時(shí)，保持gn處于穩(wěn)定的低電位，同時(shí)掃描線所需的gn信號(hào)主要通過(guò)四個(gè)高頻信號(hào)中的一個(gè)輸出高電平，使顯示面板的柵極信號(hào)可以很好地打開(kāi)，以控制數(shù)據(jù)(data)信號(hào)輸入像素中的薄膜晶體管中，從而使像素p可以正常充放電。

在本實(shí)施例中，設(shè)置有12個(gè)高頻時(shí)鐘信號(hào)，分別用ck1-ck12表示，當(dāng)然高頻時(shí)鐘信號(hào)也可以設(shè)置為其他個(gè)數(shù)，在此不做限定。因此，第n級(jí)goa子電路分別接受第一低頻時(shí)鐘信號(hào)lc1、第二低頻時(shí)鐘信號(hào)lc2、直流低電壓信號(hào)vss、高頻時(shí)鐘信號(hào)(圖2中的兩個(gè)高頻時(shí)鐘信號(hào)為ck10和ck7)、第n-6級(jí)goa子電路產(chǎn)生的第n-6級(jí)柵極信號(hào)g(n-6)(由第n-6級(jí)goa子電路的第一信號(hào)輸出端o1輸出)和第n-6級(jí)啟動(dòng)信號(hào)st(n-6)(由第n-6級(jí)goa子電路的第二信號(hào)輸出端o2輸出)、第n+6級(jí)goa子電路產(chǎn)生的第n+6級(jí)柵極信號(hào)g(n+6)(由第n+6級(jí)goa子電路的第一信號(hào)輸出端o1輸出)及第n-3級(jí)goa子電路產(chǎn)生的第n-3級(jí)柵極信號(hào)g(n-3)(由第n-3級(jí)goa子電路的第一信號(hào)輸出端o1輸出)，并產(chǎn)生第n級(jí)柵極信號(hào)g(n)、第n級(jí)下傳信號(hào)st(n)(即第n+6級(jí)啟動(dòng)信號(hào))和第一節(jié)點(diǎn)m處的第n級(jí)第一節(jié)點(diǎn)輸出信號(hào)q(n)。

在本實(shí)施例中，以第n級(jí)goa子電路為例進(jìn)行說(shuō)明，其中，第一信號(hào)輸入端i1提供的信號(hào)為第n-6級(jí)goa子電路產(chǎn)生的第n-6級(jí)柵極信號(hào)g(n-6)；第二信號(hào)輸入端i2提供的信號(hào)為第n-6級(jí)goa子電路產(chǎn)生的第n-6級(jí)下傳信號(hào)st(n-6)；第三信號(hào)輸入端i3提供的信號(hào)為第n+6級(jí)goa子電路產(chǎn)生的第n+6級(jí)柵極信號(hào)g(n+6)；第四信號(hào)輸入端i4提供的信號(hào)為第n-3級(jí)goa子電路產(chǎn)生的第n-3級(jí)柵極信號(hào)g(n-3)。第一信號(hào)輸出端o1輸出的信號(hào)為第n級(jí)goa子電路產(chǎn)生的第n級(jí)柵極信號(hào)g(n)，第一信號(hào)輸出端o1與掃描線連接，以將第n級(jí)柵極信號(hào)g(n)提供給第n級(jí)掃描線；第二信號(hào)輸出端o2輸出的信號(hào)為第n級(jí)goa子電路產(chǎn)生的第n級(jí)下傳信號(hào)st(n)；第一節(jié)點(diǎn)m輸出的信號(hào)為第n級(jí)goa子電路產(chǎn)生的第n級(jí)第一節(jié)點(diǎn)輸出信號(hào)q(n)。第一低頻時(shí)鐘信號(hào)輸入端i7提供第一低頻時(shí)鐘信號(hào)lc1；第二低頻時(shí)鐘信號(hào)輸入端i8提供第二低頻時(shí)鐘信號(hào)lc2；直流低電壓輸入端i9提供直流低電壓信號(hào)vss；第一高頻時(shí)鐘信號(hào)輸入端i5提供高頻時(shí)鐘信號(hào)ck1-ck12中的一個(gè)；第二高頻時(shí)鐘信號(hào)輸入端i6提供高頻時(shí)鐘信號(hào)ck1-ck12中的一個(gè)。在本實(shí)施例中，第二高頻時(shí)鐘信號(hào)輸入端i6提供的高頻時(shí)鐘信號(hào)與第n-3級(jí)goa子電路中第一高頻時(shí)鐘信號(hào)輸入端i5提供的高頻時(shí)鐘信號(hào)一致。如圖3a-圖3c所示的各信號(hào)時(shí)序圖。其中，gate1為第一信號(hào)輸入端i1處的柵極信號(hào)波形圖；gate7為第一信號(hào)輸出端o1處的柵極信號(hào)波形圖；gate10為第四信號(hào)輸入端i4處的柵極信號(hào)波形圖；gate16為第三信號(hào)輸入端i3處的柵極信號(hào)波形圖；k為圖2中節(jié)點(diǎn)k(n)處的波形圖，p為圖2中節(jié)點(diǎn)p(n)處的波形圖。

在本實(shí)施例中，對(duì)于前6級(jí)的goa子電路的第一信號(hào)輸入端i1和最后6級(jí)的goa子電路的第三信號(hào)輸入端i3，對(duì)其提供外部啟動(dòng)信號(hào)。

上拉控制單元1與第一信號(hào)輸入端i1、第二信號(hào)輸入端i2及第一節(jié)點(diǎn)m連接，用于在第一信號(hào)輸入端i1的控制下將第二信號(hào)輸入端i2的電壓信號(hào)輸出至第一節(jié)點(diǎn)m上。上拉單元2與第一高頻時(shí)鐘信號(hào)輸入端i5、第一信號(hào)輸出端o1及第一節(jié)點(diǎn)m連接，用于將第一高頻時(shí)鐘信號(hào)輸入端i5的時(shí)鐘信號(hào)輸入至第一信號(hào)輸出端o1。下傳單元3與第一高頻時(shí)鐘信號(hào)輸入端i5、第一節(jié)點(diǎn)m及第二信號(hào)輸出端o2相連，用于為另一級(jí)goa子電路的第二信號(hào)輸入端i2提供電壓信號(hào)，此處的電壓信號(hào)即是指相應(yīng)的另一級(jí)goa子電路的啟動(dòng)信號(hào)。

下拉單元4與第一節(jié)點(diǎn)m、第一信號(hào)輸出端o1、第三信號(hào)輸入端i3及直流低電壓輸入端i9連接，用于將第一信號(hào)輸出端o1的輸出信號(hào)拉低為低電位。

下拉維持單元5與第一節(jié)點(diǎn)m、直流低電壓輸入端i9、第一低頻時(shí)鐘信號(hào)輸入端i7、第二低頻時(shí)鐘信號(hào)輸入端i8及第一信號(hào)輸出端o1相連，用于將第一信號(hào)輸出端o1的輸出信號(hào)維持在低電位狀態(tài)。

自舉單元6包括第一電容cb2、第二電容cb1、第一薄膜晶體管t23和第二薄膜晶體管t34，其中，第一電容cb2的第一端與第一節(jié)點(diǎn)m連接，第一電容cb2的第二端與第二電容cb1的第一端連接，第二電容cb1的第二端與第一信號(hào)輸出端o1連接；第一薄膜晶體管t23的第一極、第二極和柵極分別與第二高頻時(shí)鐘信號(hào)輸入端i6、第二電容cb1的第一端和第四信號(hào)輸入端i4一一對(duì)應(yīng)連接；第二薄膜晶體管t34的第一極、第二極和柵極分別與第二電容cb1的第一端、直流低電壓輸入端i9和第三信號(hào)輸入端i3一一對(duì)應(yīng)連接。

在本實(shí)施例提供的goa電路中，自舉單元6中包括第一電容cb2、第二電容cb1、第一薄膜晶體管t23和第二薄膜晶體管t34，第一薄膜晶體管t23可用來(lái)提升第一電容cb2和第二電容cb1之間的電壓，第二薄膜晶體管t34可用來(lái)拉低第一電容cb2和第二電容cb1之間的電壓。使用第一電容cb2和第二電容cb1作為q點(diǎn)耦合電容，可以對(duì)q點(diǎn)做兩次電容耦合，以提升q點(diǎn)電壓和上拉單元2的驅(qū)動(dòng)能力。如圖4所示，圖4為現(xiàn)有技術(shù)中g(shù)oa電路的q點(diǎn)電壓波形與本發(fā)明實(shí)施例提供的goa電路的q點(diǎn)電壓波形示意圖，其中，a為現(xiàn)有技術(shù)中g(shù)oa電路的q點(diǎn)電壓波形，b為本發(fā)明實(shí)施例提供的goa電路的q點(diǎn)電壓波形，從圖4中虛線圓圈處明顯可獲知，與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例提供的goa電路的q點(diǎn)電壓波形明顯提升，大大增強(qiáng)了goa電路的驅(qū)動(dòng)能力。

在本發(fā)明一實(shí)施例中，下拉單元4包括第三薄膜晶體管t31和第四薄膜晶體管t41，其中，第三薄膜晶體管t31的第一極、第二極和柵極分別與第一信號(hào)輸出端o1、直流低電壓輸入端i9和第三信號(hào)輸入端i3一一對(duì)應(yīng)連接；第四薄膜晶體管t41的第一極、第二極和柵極分別與第一節(jié)點(diǎn)m、直流低電壓輸入端i9和第三信號(hào)輸入端i3一一對(duì)應(yīng)連接。下拉單元4用于將第n級(jí)柵極信號(hào)g(n)拉低為低電位，即關(guān)閉第n級(jí)柵極信號(hào)g(n)。

在本發(fā)明另一具體實(shí)施例中，上拉控制單元1包括第五薄膜晶體管t11；其中，第五薄膜晶體管t11的第一極、第二極和柵極分別與第一信號(hào)輸入端i1、第一節(jié)點(diǎn)m和第二信號(hào)輸入端i2一一對(duì)應(yīng)連接。上拉控制單元1負(fù)責(zé)控制上拉單元2的輸出信號(hào)的打開(kāi)時(shí)間。

在本發(fā)明一具體實(shí)施例中，下拉維持單元5包括第一下拉維持電路51和第二下拉維持電路52；其中，第一下拉維持電路51與第一節(jié)點(diǎn)m、直流低電壓輸入端i9、第一低頻時(shí)鐘信號(hào)輸入端i7及第一信號(hào)輸出端o1相連，用于將第一信號(hào)輸出端o1的輸出信號(hào)維持在低電位狀態(tài)；第二下拉維持電路52與第一節(jié)點(diǎn)m、直流低電壓輸入端i9、第二低頻時(shí)鐘信號(hào)輸入端i8及第一信號(hào)輸出端o1相連，用于將第一信號(hào)輸出端o1的輸出信號(hào)維持在低電位狀態(tài)。第一低頻時(shí)鐘信號(hào)輸入端i7提供的第一低頻時(shí)鐘信號(hào)lc1和第二低頻時(shí)鐘信號(hào)輸入端i8提供的第二低頻時(shí)鐘信號(hào)lc2交替的進(jìn)行g(shù)oa子電路的下拉維持，以將第n級(jí)柵極信號(hào)g(n)和上拉單元2的輸出信號(hào)維持在關(guān)閉狀態(tài)。

在本發(fā)明一具體實(shí)施例中，第一下拉維持電路51包括第六薄膜晶體管t42、第七薄膜晶體管t32、第八薄膜晶體管t51、第九薄膜晶體管t53、第十薄膜晶體管t54及第十一薄膜晶體管t52；其中，第六薄膜晶體管t42的第一極、第二極和柵極分別與第一節(jié)點(diǎn)m、直流低電壓輸入端i9和第十薄膜晶體管t54的第一極一一對(duì)應(yīng)連接；第七薄膜晶體管t32的第一極、第二極和柵極分別與第一信號(hào)輸出端o1、直流低電壓輸入端i9和第十薄膜晶體管t54的第一極一一對(duì)應(yīng)連接；第八薄膜晶體管t51的第一極和柵極均與第一低頻時(shí)鐘信號(hào)輸入端i7連接，第八薄膜晶體管t51的第二極與第十一薄膜晶體管t52的第一極連接；第九薄膜晶體管t53的第一極、第二極和柵極分別與第一低頻時(shí)鐘信號(hào)輸入端i7、第十薄膜晶體管t54的第一極和第十一薄膜晶體管t52的第一極一一對(duì)應(yīng)連接；第十薄膜晶體管t54的第二極和柵極分別與直流低電壓輸入端i9和第一節(jié)點(diǎn)m一一對(duì)應(yīng)連接；第十一薄膜晶體管t52的第二極和柵極分別與直流低電壓輸入端i9和第一節(jié)點(diǎn)m一一對(duì)應(yīng)連接。

在本發(fā)明另一具體實(shí)施例中，第二下拉維持電路52包括第十二薄膜晶體管t43、第十三薄膜晶體管t33、第十四薄膜晶體管t61、第十五薄膜晶體管t63、第十六薄膜晶體管t64及第十七薄膜晶體管t62；其中，第十二薄膜晶體管t43的第一極、第二極和柵極分別與第一節(jié)點(diǎn)m、直流低電壓輸入端i9和第十六薄膜晶體管t64的第一極一一對(duì)應(yīng)連接；第十三薄膜晶體管t33的第一極、第二極和柵極分別與第一信號(hào)輸出端o1、直流低電壓輸入端i9和第十六薄膜晶體管t64的第一極一一對(duì)應(yīng)連接；第十四薄膜晶體管t61的第一極和柵極均與第二低頻時(shí)鐘信號(hào)輸入端i8連接，第十四薄膜晶體管t61的第二極與第十七薄膜晶體管t62的第一極連接；第十五薄膜晶體管t63的第一極、第二極和柵極分別與第二低頻時(shí)鐘信號(hào)輸入端i8、第十六薄膜晶體管t64的第一極和第十七薄膜晶體管t62的第一極一一對(duì)應(yīng)連接；第十六薄膜晶體管t64的第二極和柵極分別與直流低電壓輸入端i9和第一節(jié)點(diǎn)m一一對(duì)應(yīng)連接。第十七薄膜晶體管t62的第二極和柵極分別與直流低電壓輸入端i9和第一節(jié)點(diǎn)m一一對(duì)應(yīng)連接。

下傳單元3包括第十八薄膜晶體管t22，第十八薄膜晶體管t22的第一極、第二極和柵極分別與第一高頻時(shí)鐘信號(hào)輸入端i5、第二信號(hào)輸出端o2和第一節(jié)點(diǎn)m一一對(duì)應(yīng)連接。下傳單元3用于為另一級(jí)goa子電路的第二信號(hào)輸入端i2提供電壓信號(hào)。

上拉單元2包括第十九薄膜晶體管t21，第十九薄膜晶體管t21的第一極、第二極和柵極分別與第一高頻時(shí)鐘信號(hào)輸入端i5、第一信號(hào)輸出端o1和第一節(jié)點(diǎn)m一一對(duì)應(yīng)連接。上拉單元2主要負(fù)責(zé)將第一高頻時(shí)鐘信號(hào)端輸入的第一高頻時(shí)鐘信號(hào)輸出為第n級(jí)柵極信號(hào)g(n)。

上述各薄膜晶體管中的第一極為漏極，第二極為源極。

本發(fā)明實(shí)施例還提供一種液晶顯示裝置，包括上述實(shí)施例中的goa電路。

雖然已經(jīng)參考優(yōu)選實(shí)施例對(duì)本發(fā)明進(jìn)行了描述，但在不脫離本發(fā)明的范圍的情況下，可以對(duì)其進(jìn)行各種改進(jìn)并且可以用等效物替換其中的部件。尤其是，只要不存在結(jié)構(gòu)沖突，各個(gè)實(shí)施例中所提到的各項(xiàng)技術(shù)特征均可以任意方式組合起來(lái)。本發(fā)明并不局限于文中公開(kāi)的特定實(shí)施例，而是包括落入權(quán)利要求的范圍內(nèi)的所有技術(shù)方案。

應(yīng)該理解的是，本發(fā)明所公開(kāi)的實(shí)施例不限于這里所公開(kāi)的特定結(jié)構(gòu)、處理步驟或材料，而應(yīng)當(dāng)延伸到相關(guān)領(lǐng)域的普通技術(shù)人員所理解的這些特征的等同替代。還應(yīng)當(dāng)理解的是，在此使用的術(shù)語(yǔ)僅用于描述特定實(shí)施例的目的，而并不意味著限制。

說(shuō)明書(shū)中提到的“一個(gè)實(shí)施例”或“實(shí)施例”意指結(jié)合實(shí)施例描述的特定特征、結(jié)構(gòu)或特性包括在本發(fā)明的至少一個(gè)實(shí)施例中。因此，說(shuō)明書(shū)通篇各個(gè)地方出現(xiàn)的短語(yǔ)“一個(gè)實(shí)施例”或“實(shí)施例”并不一定均指同一個(gè)實(shí)施例。