本發(fā)明屬于顯示控制技術(shù)領(lǐng)域，具體地說，尤其涉及一種柵極驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法。

背景技術(shù)：

隨著平板顯示技術(shù)的發(fā)展，高分辨率、高對(duì)比度、高刷新速率、窄邊框、薄型化已成為平板顯示的發(fā)展趨勢。目前，液晶面板仍為平板顯示的主流產(chǎn)品。為了實(shí)現(xiàn)液晶面板的窄邊框、薄型化和低成本，goa(gatedriveronarray，陣列基板行驅(qū)動(dòng)技術(shù))的開發(fā)與應(yīng)用已相對(duì)成熟。

現(xiàn)有技術(shù)中，顯示面板的goa電路一般僅能通過第g(n+2)級(jí)柵極驅(qū)動(dòng)電路輸出的的高電位掃描信號(hào)才能實(shí)現(xiàn)q(n)點(diǎn)復(fù)位功能。如果g(n+2)輸出異常時(shí)，goa電路第n級(jí)的q(n)點(diǎn)就不能被復(fù)位而影響下一幀的正常顯示。有時(shí)，這種異常還會(huì)使得柵極輸出產(chǎn)生多脈沖波形，進(jìn)而啟動(dòng)過流保護(hù)功能而自動(dòng)關(guān)機(jī)。

技術(shù)實(shí)現(xiàn)要素：

為解決以上問題，本發(fā)明提供了一種柵極驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法，用以保證不會(huì)因goa控制信號(hào)的異常而影響面板正常驅(qū)動(dòng)。

根據(jù)本發(fā)明的一個(gè)方面，提供了一種柵極驅(qū)動(dòng)電路，包括：

上拉控制模塊，用于在向上間隔一級(jí)掃描啟動(dòng)信號(hào)控制下，輸入向上間隔一級(jí)掃描信號(hào)；

上拉模塊，用于在所述上拉控制模塊輸出的向上間隔一級(jí)掃描信號(hào)控制下，輸入時(shí)鐘信號(hào)以產(chǎn)生本級(jí)掃描信號(hào)；

下拉模塊，用于在向下間隔一級(jí)時(shí)鐘信號(hào)的控制下，拉低所述上拉控制模塊的輸出端電位和本級(jí)掃描信號(hào)電位；

下拉維持模塊，用于在所述上拉控制模塊的輸出端電位和外加信號(hào)控制下保持所述上拉控制模塊的輸出端電位和本級(jí)掃描信號(hào)電位均處于預(yù)定低電位。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述上拉控制模塊包括：

第一晶體管，其柵極用于輸入向上間隔一級(jí)掃描啟動(dòng)信號(hào)，源極用于輸入向上間隔一級(jí)掃描信號(hào)，漏極連接所述上拉模塊。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述上拉模塊包括：

第二晶體管，其柵極連接所述第一晶體管的漏極，源極用于輸入時(shí)鐘信號(hào)，漏極用于輸出本級(jí)掃描信號(hào)。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述下拉模塊包括：

第三晶體管，其柵極用于輸入向下間隔一級(jí)時(shí)鐘信號(hào)，源極連接所述第二晶體管的的漏極，漏極連接所述預(yù)定低電位；

第四晶體管，其柵極用于輸入向下間隔一級(jí)時(shí)鐘信號(hào)，源極連接所述第二晶體管的柵極，漏極連接所述預(yù)定低電位。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述下拉維持模塊包括第一下拉維持子模塊，所述第一下拉維持子模塊包括：

第五晶體管，其柵極用于輸入第一外加信號(hào)，源極連接其柵極；

第六晶體管，其柵極連接所述上拉控制模塊的輸出端，源極連接所述第五晶體管的漏極，漏極連接所述預(yù)定低電位；

第七晶體管，其柵極連接所述第五晶體管的漏極，源極連接所述第五晶體管的源極；

第八晶體管，其柵極連接所述上拉控制模塊的輸出端，源極連接所述第七晶體管的漏極，漏極連接所述預(yù)定低電位；

第九晶體管，其柵極連接所述第七晶體管的漏極，源極連接所述上拉控制模塊的輸出端，漏極連接所述預(yù)定低電位；

第十晶體管，其柵極連接所述第七晶體管的漏極，源極連接所述上拉模塊的輸出端及通過耦合電容連接所述上拉控制模塊的輸出端，漏極連接所述預(yù)定低電位。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述下拉維持模塊包括第二下拉維持子模塊，所述第二下拉維持子模塊包括：

第十一晶體管，其柵極用于輸入第二外加信號(hào)，源極連接其柵極，所述第二外加控制信號(hào)和所述第一外加控制信號(hào)交替驅(qū)動(dòng)對(duì)應(yīng)的下拉維持模塊進(jìn)行工作；

第十二晶體管，其柵極連接所述上拉控制模塊的輸出端，源極連接所述第十一晶體管的漏極，漏極連接所述預(yù)定低電位；

第十三晶體管，其柵極連接所述第十一晶體管的漏極，源極連接所述第十一晶體管的源極；

第十四晶體管，其柵極連接所述上拉控制模塊的輸出端，源極連接所述第十三晶體管的漏極，漏極連接所述預(yù)定低電位；

第十五晶體管，其柵極連接所述第十三晶體管的漏極，源極連接所述上拉控制模塊的輸出端，漏極連接所述預(yù)定低電位；

第十六晶體管，其柵極連接所述第十三晶體管的漏極，源極連接所述上拉模塊的輸出端及通過耦合電容連接所述上拉控制模塊的輸出端，漏極連接所述預(yù)定低電位。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，還包括復(fù)位模塊，所述復(fù)位模塊包括第十七晶體管，

所述第十七晶體管的柵極用于輸入復(fù)位信號(hào)，源極連接所述上拉控制模塊的輸出端，漏極連接所述預(yù)定低電位。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，還包括掃描啟動(dòng)信號(hào)產(chǎn)生模塊，所述掃描啟動(dòng)信號(hào)產(chǎn)生模塊包括第十八晶體管，

所述第十八晶體管的柵極連接所述上拉控制模塊的輸出端，源極用于輸入所述時(shí)鐘信號(hào)，漏極用于輸出本級(jí)掃描啟動(dòng)信號(hào)。

根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述時(shí)鐘信號(hào)由占空比為1/4、依次延遲1/8時(shí)鐘周期的8個(gè)子時(shí)鐘方波信號(hào)組成。

根據(jù)本發(fā)明的另一個(gè)方面，還提供了一種用于驅(qū)動(dòng)?xùn)艠O驅(qū)動(dòng)電路的方法，包括：

向上拉控制模塊施加向上間隔一級(jí)掃描啟動(dòng)信號(hào)，以使得向上間隔一級(jí)掃描信號(hào)經(jīng)所述上拉控制模塊輸出；

上拉模塊在所述上拉控制模塊輸出的向上間隔一級(jí)掃描信號(hào)控制下，以使得時(shí)鐘信號(hào)通過所述上拉模塊輸出以產(chǎn)生本級(jí)掃描信號(hào)；

向下拉模塊施加向下間隔一級(jí)時(shí)鐘信號(hào)，以拉低所述上拉控制模塊的輸出端電位和本級(jí)掃描信號(hào)電位至預(yù)定低電位；

向下拉維持模塊施加外加信號(hào)，并在所述上拉控制模塊的輸出端的預(yù)定低電位配合下，保持所述上拉控制模塊的輸出端電位和本級(jí)掃描信號(hào)電位均處于所述預(yù)定低電位。

本發(fā)明的有益效果：

本發(fā)明通過通過采用時(shí)鐘信號(hào)ck下拉q(n)點(diǎn)電位，而不采用掃描信號(hào)，可保證不會(huì)因goa控制信號(hào)的異常而影響面板正常驅(qū)動(dòng)。

本發(fā)明的其它特征和優(yōu)點(diǎn)將在隨后的說明書中闡述，并且，部分地從說明書中變得顯而易見，或者通過實(shí)施本發(fā)明而了解。本發(fā)明的目的和其他優(yōu)點(diǎn)可通過在說明書、權(quán)利要求書以及附圖中所特別指出的結(jié)構(gòu)來實(shí)現(xiàn)和獲得。

附圖說明

為了更清楚地說明本發(fā)明實(shí)施例中的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要的附圖做簡單的介紹：

圖1是根據(jù)本發(fā)明的一個(gè)實(shí)施例的柵極驅(qū)動(dòng)電路結(jié)構(gòu)示意圖；

圖2是對(duì)應(yīng)圖1的柵極驅(qū)動(dòng)電路輸出時(shí)序；

圖3是根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于驅(qū)動(dòng)圖1所示電路的方法流程圖。

具體實(shí)施方式

以下將結(jié)合附圖及實(shí)施例來詳細(xì)說明本發(fā)明的實(shí)施方式，借此對(duì)本發(fā)明如何應(yīng)用技術(shù)手段來解決技術(shù)問題，并達(dá)成技術(shù)效果的實(shí)現(xiàn)過程能充分理解并據(jù)以實(shí)施。需要說明的是，只要不構(gòu)成沖突，本發(fā)明中的各個(gè)實(shí)施例以及各實(shí)施例中的各個(gè)特征可以相互結(jié)合，所形成的技術(shù)方案均在本發(fā)明的保護(hù)范圍之內(nèi)。

本發(fā)明提供了一種柵極驅(qū)動(dòng)電路，通過采用時(shí)鐘信號(hào)將q點(diǎn)電位拉低，可以保證不會(huì)因掃描信號(hào)異常而影響面板正常驅(qū)動(dòng)。如圖1所示為根據(jù)本發(fā)明的一個(gè)實(shí)施例的第g(n)級(jí)柵極驅(qū)動(dòng)電路結(jié)構(gòu)示意圖，以下參考圖1，以相鄰的g(n-2)、g(n)和g(n+2)級(jí)柵極驅(qū)動(dòng)電路為例來對(duì)本發(fā)明進(jìn)行詳細(xì)說明。g(n-2)、g(n)和g(n+2)……用于驅(qū)動(dòng)奇數(shù)序列或偶數(shù)序列柵線，由一柵極驅(qū)動(dòng)電路輸出對(duì)應(yīng)的掃描信號(hào)；g(n-1)、g(n+1)和g(n+3)……用于驅(qū)動(dòng)對(duì)應(yīng)的偶數(shù)序列或奇數(shù)序列柵線，由另一柵極驅(qū)動(dòng)電路輸出對(duì)應(yīng)的掃描信號(hào)。

如圖1所示，該柵極驅(qū)動(dòng)電路包括上拉控制模塊11、上拉模塊12、下拉模塊13和下拉維持模塊14。其中，上拉控制模塊11用于在向上間隔一級(jí)掃描啟動(dòng)信號(hào)st(n-2)控制下，輸入向上間隔一級(jí)掃描信號(hào)g(n-2)。也就是說，g(n)級(jí)柵極驅(qū)動(dòng)電路是在其上間隔一級(jí)柵極驅(qū)動(dòng)電路g(n-2)級(jí)柵極驅(qū)動(dòng)電路的控制下開始工作的。上拉控制模塊11的輸出端通常標(biāo)識(shí)為q(n)點(diǎn)，其主要用于在st(n-2)控制下，將向上間隔一級(jí)掃描信號(hào)g(n-2)輸出至q(n)點(diǎn)。

上拉模塊12用于在上拉控制模塊11輸出的q(n)點(diǎn)向上間隔一級(jí)掃描信號(hào)g(n-2)控制下，輸入時(shí)鐘信號(hào)ck，以產(chǎn)生本級(jí)掃描信號(hào)g(n)。

下拉模塊13用于在向下間隔一級(jí)時(shí)鐘信號(hào)ck(n+2)的控制下，拉低上拉控制模塊11的輸出端電位和本級(jí)掃描信號(hào)電位g(n)。如圖3所示，在輸出g(n)級(jí)掃描信號(hào)時(shí)，上拉模塊12輸入時(shí)鐘信號(hào)ck1，此時(shí)下拉模塊13由時(shí)鐘信號(hào)ck3控制。在上拉模塊12輸入時(shí)鐘信號(hào)ck2，此時(shí)下拉模塊13由時(shí)鐘信號(hào)ck4控制，依次類推至上拉模塊12輸入時(shí)鐘信號(hào)ck7和ck8時(shí)，返回由時(shí)鐘信號(hào)ck1和ck2控制。

下拉維持模塊14用于在上拉控制模塊11的輸出端電位和外加信號(hào)lc控制下，保持上拉控制模塊11的輸出端電位和本級(jí)掃描信號(hào)g(n)的電位均處于預(yù)定低電位vss。也就是說，在下拉模塊13將上拉控制模塊11的輸出端電位和本級(jí)掃描信號(hào)電位拉低至預(yù)定低電位vss后，下拉維持模塊14在上拉控制模塊11的輸出端電位和外加信號(hào)lc控制下保持上拉控制模塊的輸出端電位和本級(jí)掃描信號(hào)電位均處于預(yù)定低電位vss。

在本發(fā)明中，該柵極驅(qū)動(dòng)電路中的下拉模塊13采用向下間隔一級(jí)時(shí)鐘信號(hào)ck(n+2)控制，而不采用g(n+2)進(jìn)行控制，則在g(n+2)輸出異常時(shí)，q(n)通過ck信號(hào)被拉低。即使g(n+2)信號(hào)發(fā)生異常，在下一幀畫面刷新時(shí)，柵極驅(qū)動(dòng)電路仍能正常工作。

在本發(fā)明的一個(gè)實(shí)施例中，該上拉控制模塊11包括第一晶體管t11，其柵極用于輸入向上間隔一級(jí)掃描啟動(dòng)信號(hào)ck(n-2)，源極用于輸入向上間隔一級(jí)掃描信號(hào)g(n-2)，漏極連接上拉模塊12。具體工作時(shí)，第g(n-2)級(jí)柵極驅(qū)動(dòng)電路輸出的掃描啟動(dòng)信號(hào)st(n-2)使得第一晶體管t11打開，第g(n-2)級(jí)柵極驅(qū)動(dòng)電路輸出的掃描信號(hào)g(n-2)通過第一晶體管t11到達(dá)上拉模塊，進(jìn)而控制上拉模塊12產(chǎn)生本級(jí)掃描信號(hào)g(n)。

在本發(fā)明的一個(gè)實(shí)施例中，該上拉模塊12包括第二晶體管t21，其柵極連接第一晶體管t11的漏極，源極用于輸入時(shí)鐘信號(hào)ck，漏極用于輸出本級(jí)掃描信號(hào)g(n)。具體工作時(shí)，上拉控制模塊11輸出的掃描啟動(dòng)信號(hào)st(n-2)打開第二晶體管t21，時(shí)鐘信號(hào)ck由第二晶體管t21的源極輸出至漏極，從而得到本級(jí)掃描信號(hào)g(n)。

在本發(fā)明的一個(gè)實(shí)施例中，該下拉模塊13包括第三晶體管t31和第四晶體管t41。其中，第三晶體管t31的柵極用于輸入向下間隔一級(jí)時(shí)鐘信號(hào)ck，源極連接第二晶體管t21的的漏極，漏極連接預(yù)定低電位vss。第四晶體管t41的柵極用于輸入向下間隔一級(jí)時(shí)鐘信號(hào)ck，源極連接第二晶體管t21的柵極，漏極連接預(yù)定低電位vss。具體工作時(shí)，在向下間隔一級(jí)時(shí)鐘信號(hào)ck為高電位時(shí)，第三晶體管t31和第四晶體管t41均打開，預(yù)定低電位vss通過第三晶體管t31連通上拉控制模塊11的輸出端，通過第四晶體管t41連通上拉模塊12的輸出端，從而將q(n)和g(n)的電位拉至預(yù)定低電位vss。例如，

由于向下間隔一級(jí)時(shí)鐘信號(hào)ck只在該級(jí)柵極驅(qū)動(dòng)電路輸出掃描信號(hào)時(shí)為高電平，其余時(shí)間為低電平，為保證本級(jí)柵極驅(qū)動(dòng)電路在不輸出掃描信號(hào)時(shí)q(n)和g(n)的電位保持預(yù)定低電位，需設(shè)置下拉維持模塊來保持q(n)和g(n)處于低電位。在本發(fā)明的一個(gè)實(shí)施例中，該下拉維持模塊14包括包括第一下拉維持子模塊141。該第一下拉維持子模塊141包括第五晶體管t51，其柵極用于輸入第一外加信號(hào)lc1，源極連接其柵極。第六晶體管t52的柵極連接上拉控制模塊11的輸出端，源極連接第五晶體管t51的漏極，漏極連接預(yù)定低電位vss。第七晶體管t53的柵極連接第五晶體管t51的漏極，源極連接第五晶體管t51的源極。第八晶體管t54柵極連接上拉控制模塊11的輸出端，源極連接第七晶體管t53的漏極，漏極連接預(yù)定低電位vss。第九晶體管t42的柵極連接第七晶體管t53的漏極，源極連接上拉控制模塊11的輸出端，漏極連接預(yù)定低電位vss。第十晶體管t32的柵極連接第七晶體管t53的漏極，源極連接上拉模塊12的輸出端及通過耦合電容cb連接上拉控制模塊11的輸出端，漏極連接預(yù)定低電位vss。

具體的，在輸出第g(3)級(jí)掃描信號(hào)時(shí)，處于高電位的高電位g(3)掃描信號(hào)將q(1)和g(1)點(diǎn)電位拉低至vss。此時(shí)，第六晶體管t52和第八晶體管t54關(guān)閉。施加高電位第一外加信號(hào)lc1，第五晶體管t51和第七晶體管t53打開，進(jìn)而使得第九晶體管t42打開使得q(1)連接至預(yù)定低電位vss，使得第十晶體管t32打開使得g(1)連接至預(yù)定低電位vss。這樣就可以使q(1)和g(1)一直保持預(yù)定低電位，直到輸出高電位g(1)掃描信號(hào)。另外，在輸出高電位g(1)掃描信號(hào)時(shí)，第六晶體管t52和第八晶體管t54打開，使得第九晶體管t42和第十晶體管t32關(guān)閉，第一下拉維持子模塊141不發(fā)揮作用。

在本發(fā)明的一個(gè)實(shí)施例中，該下拉維持模塊14包括第二下拉維持子模塊142。該第二下拉維持子模塊142包括第十一晶體管t61、第十二晶體管t62、第十三晶體管t63、第十四晶體管t64、第十五晶體管t43和第十六晶體管t33。第十一晶體管t61，其柵極用于輸入第二外加信號(hào)lc2，源極連接其柵極，第二外加控制信號(hào)lc2和第一外加控制信號(hào)lc1交替驅(qū)動(dòng)對(duì)應(yīng)的下拉維持模塊進(jìn)行工作。第十二晶體管t62的柵極連接上拉控制模塊11的輸出端，源極連接第十一晶體管t51的漏極，漏極連接預(yù)定低電位vss。第十三晶體管t63的柵極連接第十一晶體管t51的漏極，源極連接第十一晶體管t51的源極。第十四晶體管t64的柵極連接上拉控制模塊12的輸出端，源極連接第十三晶體管t63的漏極，漏極連接預(yù)定低電位vss。第十五晶體管t43的柵極連接第十三晶體管t63的漏極，源極連接上拉控制模塊11的輸出端，漏極連接預(yù)定低電位vss。第十六晶體管t33的柵極連接第十三晶體管t63的漏極，源極連接上拉模塊11的輸出端及通過耦合電容cb連接上拉控制模塊11的輸出端，漏極連接預(yù)定低電位vss。lc1和lc2是周期為200倍幀周期、占空比為1/2的低頻信號(hào)。lc1和lc2相位相差1/2周期，lc1驅(qū)動(dòng)第一下拉維持子模塊141，lc2驅(qū)動(dòng)第二下拉維持子模塊142工作，第一下拉維持子模塊141和第二下拉維持子模塊142交替進(jìn)行工作。第二下拉維持子模塊142的工作過程與第一下拉維持子模塊141相同，此處不加贅述。

在本發(fā)明的一個(gè)實(shí)施例中，該柵極驅(qū)動(dòng)電路還包括復(fù)位模塊15。該復(fù)位模塊15包括第十七晶體管t71。該第十七晶體管t71的柵極用于輸入復(fù)位信號(hào)，源極連接上拉控制模塊11的輸出端，漏極連接預(yù)定低電位vss。該第十七晶體管t71用于在外加控制信號(hào)reset時(shí)，對(duì)q(n)點(diǎn)電位進(jìn)行復(fù)位。

在本發(fā)明的一個(gè)實(shí)施例中，該柵極驅(qū)動(dòng)電路還包括掃描啟動(dòng)信號(hào)產(chǎn)生模塊16。該掃描啟動(dòng)信號(hào)產(chǎn)生模塊16包括第十八晶體管t22，該第十八晶體管t22的柵極連接上拉控制模塊11的輸出端，源極用于輸入時(shí)鐘信號(hào)ck，漏極用于輸出本級(jí)掃描啟動(dòng)信號(hào)st(n)。

現(xiàn)有技術(shù)中，柵極驅(qū)動(dòng)電路中通常采用占空比為1/2的4個(gè)子時(shí)鐘方波信號(hào)。但是，在本發(fā)明中采用占空比1/4、依次延遲1/8時(shí)鐘周期的8個(gè)子時(shí)鐘方波信號(hào)組成的時(shí)鐘信號(hào)，如圖2所示。這樣可以減少每根ck的線路負(fù)載，降低錯(cuò)充風(fēng)險(xiǎn)。同時(shí)，采用方波信號(hào)下拉可提升下拉模塊中的薄膜晶體管依賴性，延長其工作壽命。另外，通過方波信號(hào)ck下拉q(n)點(diǎn)，可提升信號(hào)的抗干擾能力，不至于因?yàn)槟骋恍械乃查g輸出異常而影響下一幀畫面的輸出。

根據(jù)本發(fā)明的另一個(gè)方面，還提供了一種用于驅(qū)動(dòng)以上所述柵極驅(qū)動(dòng)電路的方法，包括如圖3所示的幾個(gè)步驟，其對(duì)應(yīng)的時(shí)序圖參見圖2。

首先，在步驟s110中，向上拉控制模塊11施加向上間隔一級(jí)掃描啟動(dòng)信號(hào)，以使得向上間隔一級(jí)掃描信號(hào)經(jīng)該上拉控制模塊11輸出。在對(duì)應(yīng)g1(1)級(jí)柵極驅(qū)動(dòng)電路時(shí)，由于無向上間隔一級(jí)掃描啟動(dòng)信號(hào)，一般施加一啟動(dòng)信號(hào)stv來使g1(1)級(jí)柵極驅(qū)動(dòng)電路開始工作。

接著，在步驟s120中，上拉模塊12在上拉控制模塊11輸出的向上間隔一級(jí)掃描信號(hào)控制下，以使得時(shí)鐘信號(hào)通過該上拉模塊輸出以產(chǎn)生本級(jí)掃描信號(hào)。

接著，在步驟s130中，向下拉模塊13施加向下間隔一級(jí)時(shí)鐘信號(hào)，以拉低上拉控制模塊的輸出端電位和本級(jí)掃描信號(hào)電位至預(yù)定低電位。

接著，在步驟s140中，向下拉維持模塊14施加外加信號(hào)，并在上拉控制模塊11的輸出端的預(yù)定低電位配合下，保持上拉控制模塊22的輸出端電位和本級(jí)掃描信號(hào)電位均處于預(yù)定低電位。

雖然本發(fā)明所公開的實(shí)施方式如上，但所述的內(nèi)容只是為了便于理解本發(fā)明而采用的實(shí)施方式，并非用以限定本發(fā)明。任何本發(fā)明所屬技術(shù)領(lǐng)域內(nèi)的技術(shù)人員，在不脫離本發(fā)明所公開的精神和范圍的前提下，可以在實(shí)施的形式上及細(xì)節(jié)上作任何的修改與變化，但本發(fā)明的專利保護(hù)范圍，仍須以所附的權(quán)利要求書所界定的范圍為準(zhǔn)。