本發(fā)明涉及顯示驅(qū)動(dòng)技術(shù)領(lǐng)域，尤其涉及一種移位寄存器單元、驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路和顯示裝置。

背景技術(shù)：

在顯示領(lǐng)域，為了不斷改善顯示畫(huà)面，提高用戶體驗(yàn)，高清、高ppi(pixelperinch，每英寸像素個(gè)數(shù))顯示成了研究的熱門(mén)。但隨著像素?cái)?shù)目的增加，包括多級(jí)移位寄存器單元的柵極驅(qū)動(dòng)電路在一幀顯示時(shí)間內(nèi)所需掃描的行數(shù)增加，平均每一行柵極驅(qū)動(dòng)信號(hào)的脈寬不斷變窄，對(duì)移位寄存器的驅(qū)動(dòng)能力的要求不斷提高。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的主要目的在于提供一種移位寄存器單元、驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路和顯示裝置，解決現(xiàn)有技術(shù)中移位寄存器單元的驅(qū)動(dòng)能力不夠強(qiáng)，不能有效實(shí)現(xiàn)窄脈寬下的信號(hào)的正常傳遞的問(wèn)題。

為了達(dá)到上述目的，本發(fā)明提供了一種移位寄存器單元，包括：

起始模塊，分別與第一時(shí)鐘信號(hào)輸入端、第一節(jié)點(diǎn)和起始電壓輸入端連接，用于在所述第一時(shí)鐘信號(hào)輸入端的控制下控制所述第一節(jié)點(diǎn)與所述起始電壓輸入端連接或斷開(kāi)；

第一電容模塊，第一端與第二時(shí)鐘信號(hào)輸入端連接，第二端與所述第一節(jié)點(diǎn)連接；

第一節(jié)點(diǎn)控制模塊，分別與第三節(jié)點(diǎn)、第一電平輸入端和所述第一節(jié)點(diǎn)連接，用于在所述第三節(jié)點(diǎn)的控制下控制所述第一節(jié)點(diǎn)與所述第一電平輸入端連接或斷開(kāi)；

電位控制模塊，分別與所述第一節(jié)點(diǎn)、第二電平輸入端和第二節(jié)點(diǎn)連接，用于在所述第一節(jié)點(diǎn)的控制下控制所述第二節(jié)點(diǎn)與所述第二電平輸入端連接或斷開(kāi)；

第二電容模塊，第一端與所述第二節(jié)點(diǎn)連接，第二端與柵極驅(qū)動(dòng)信號(hào)輸出端連接；

第二節(jié)點(diǎn)控制模塊，分別與第三節(jié)點(diǎn)、第一電平輸入端和所述第二節(jié)點(diǎn)連接；

輸出模塊，分別與所述第二節(jié)點(diǎn)、第三節(jié)點(diǎn)、所述柵極驅(qū)動(dòng)信號(hào)輸出端、第三時(shí)鐘信號(hào)輸入端和所述第一電平輸入端連接；以及，

第三節(jié)點(diǎn)控制模塊，分別與第四時(shí)鐘信號(hào)輸入端、第二電平輸入端、所述第二節(jié)點(diǎn)和所述第三節(jié)點(diǎn)連接。

實(shí)施時(shí)，本發(fā)明所述的移位寄存器單元還包括第三電容模塊；所述第三電容模塊的第一端與所述第三節(jié)點(diǎn)連接，所述第三電容模塊的第二端與所述柵極驅(qū)動(dòng)信號(hào)輸出端連接；

所述第二節(jié)點(diǎn)控制模塊用于在所述第三節(jié)點(diǎn)的控制下，控制所述第二節(jié)點(diǎn)與所述第一電平輸入端連接或斷開(kāi)；

所述第三節(jié)點(diǎn)控制模塊用于在所述第二節(jié)點(diǎn)的控制下控制所述第三節(jié)點(diǎn)與所述第四時(shí)鐘信號(hào)輸入端連接或斷開(kāi)；

所述輸出模塊用于在所述第二節(jié)點(diǎn)的控制下控制所述柵極驅(qū)動(dòng)信號(hào)輸出端與所述第三時(shí)鐘信號(hào)輸入端連接或斷開(kāi)，在所述第三節(jié)點(diǎn)的控制下控制所述柵極驅(qū)動(dòng)信號(hào)輸出端與所述第一電平輸入端連接或斷開(kāi)。

實(shí)施時(shí)，所述起始模塊包括：起始晶體管，柵極與所述第一時(shí)鐘信號(hào)輸入端連接，第一極與所述第一節(jié)點(diǎn)連接，第二極與所述起始電壓輸入端連接；

所述第一電容模塊包括第一電容；所述第一電容的第一端與第二時(shí)鐘信號(hào)輸入端連接，所述第一電容的第二端與所述第一節(jié)點(diǎn)連接；

所述第一節(jié)點(diǎn)控制模塊包括：第一節(jié)點(diǎn)控制晶體管，柵極與所述第三節(jié)點(diǎn)連接，第一極與所述第一電平輸入端連接，第二極與所述第一節(jié)點(diǎn)連接；

所述電位控制模塊包括：電位控制晶體管，柵極與所述第一節(jié)點(diǎn)連接，第一極與所述第二節(jié)點(diǎn)連接，第二極與所述第二電平輸入端連接。

實(shí)施時(shí)，第二電容模塊包括第二電容；所述第二電容的第一端與所述第二節(jié)點(diǎn)連接，所述第二電容的第二端與所述柵極驅(qū)動(dòng)信號(hào)輸出端連接；

所述第二節(jié)點(diǎn)控制模塊包括：第二節(jié)點(diǎn)控制晶體管，柵極與第三節(jié)點(diǎn)連接，第一極與所述第一電平輸入端連接，第二極與所述第二節(jié)點(diǎn)連接；

所述第三節(jié)點(diǎn)控制模塊包括：第一控制晶體管，柵極與所述第四時(shí)鐘信號(hào)輸入端連接，第一極與所述第三節(jié)點(diǎn)連接，第二極與所述第二電平輸入端連接；以及，

第二控制晶體管，柵極與所述第二節(jié)點(diǎn)連接，第一極與所述第三節(jié)點(diǎn)連接，第二極與所述第四時(shí)鐘信號(hào)輸入端連接；

所述輸出模塊包括：第一輸出晶體管，柵極與所述第二節(jié)點(diǎn)連接，第一極與所述柵極驅(qū)動(dòng)信號(hào)輸出端連接，第二極與所述第三時(shí)鐘信號(hào)輸入端連接；以及，

第二輸出晶體管，柵極與所述第三節(jié)點(diǎn)連接，第一極與所述第一電平輸入端連接，第二極與所述柵極驅(qū)動(dòng)信號(hào)輸出端連接。

實(shí)施時(shí)，所述起始晶體管、所述第一節(jié)點(diǎn)控制晶體管、所述電位控制晶體管、所述第二節(jié)點(diǎn)控制晶體管、所述第一控制晶體管、所述第二控制晶體管、所述第一輸出晶體管和所述第二輸出晶體管都為p型晶體管，所述第二電平輸入端為低電平輸入端，所述第一電平輸入端為高電平輸入端；或者，

所述起始晶體管、所述第一節(jié)點(diǎn)控制晶體管、所述電位控制晶體管、所述第二節(jié)點(diǎn)控制晶體管、所述第一控制晶體管、所述第二控制晶體管、所述第一輸出晶體管和所述第二輸出晶體管都為n型晶體管，所述第二電平輸入端為高電平輸入端，所述第一電平輸入端為低電平輸入端。

本發(fā)明還提供了一種移位寄存器單元的驅(qū)動(dòng)方法，用于驅(qū)動(dòng)上述的移位寄存器單元，所述移位寄存器單元的驅(qū)動(dòng)方法包括：在每一顯示周期，

在第一階段，起始信號(hào)輸入端和第一時(shí)鐘信號(hào)輸入端都輸入第二電平v2，第二時(shí)鐘信號(hào)輸入端、第三時(shí)鐘信號(hào)輸入端和第四時(shí)鐘信號(hào)輸入端都輸入第一電平v1，起始單元控制所述起始信號(hào)輸入端與第一節(jié)點(diǎn)連接，直至所述第一節(jié)點(diǎn)的電位變?yōu)関2-vth1，vth1為所述起始單元包括的起始晶體管的閾值電壓；電位控制模塊在所述第一節(jié)點(diǎn)的控制下控制第二節(jié)點(diǎn)與第二電平輸入端連接，直至所述第二節(jié)點(diǎn)的電位變?yōu)関2-vth1-vth2，vth2為電位控制模塊包括的電位控制晶體管的閾值電壓；輸出模塊在所述第二節(jié)點(diǎn)的控制下控制柵極驅(qū)動(dòng)信號(hào)輸出端與所述第三時(shí)鐘信號(hào)輸入端連接，以使得所述柵極驅(qū)動(dòng)信號(hào)輸出端輸出第一電平v1；

在第二階段，第二時(shí)鐘信號(hào)輸入端輸入第二電平v2，起始信號(hào)輸入端、第一時(shí)鐘信號(hào)輸入端、第三時(shí)鐘信號(hào)輸入端和第四時(shí)鐘信號(hào)輸入端都輸入第一電平v1，由于第一電容模塊的第一端的電位由v1跳變?yōu)関2，使得所述第一節(jié)點(diǎn)的電位相應(yīng)變?yōu)?v2-vth1-v1，電位控制模塊在所述第一節(jié)點(diǎn)的控制下控制所述第二節(jié)點(diǎn)與所述第二電平輸入端連接，以使得所述第二節(jié)點(diǎn)的電位為第二電平v2；輸出模塊在所述第二節(jié)點(diǎn)的控制下控制柵極驅(qū)動(dòng)信號(hào)輸出端與所述第三時(shí)鐘信號(hào)輸入端連接，以使得所述柵極驅(qū)動(dòng)信號(hào)輸出端輸出第一電平v1；

在第三階段，第三時(shí)鐘信號(hào)輸入端輸入第二電平v2，起始信號(hào)輸入端、第一時(shí)鐘信號(hào)輸入端、第二時(shí)鐘信號(hào)輸入端和第四時(shí)鐘信號(hào)輸入端都輸入第一電平v1，由于第一電容模塊的第一端的電位由v2跳變?yōu)関1，使得所述第一節(jié)點(diǎn)的電位相應(yīng)變?yōu)関2-vth1，電位控制模塊在所述第一節(jié)點(diǎn)的控制下控制所述第二節(jié)點(diǎn)與所述第二電平輸入端之間斷開(kāi)；輸出模塊在所述第二節(jié)點(diǎn)的控制下控制柵極驅(qū)動(dòng)信號(hào)輸出端與所述第三時(shí)鐘信號(hào)輸入端連接，以使得所述柵極驅(qū)動(dòng)信號(hào)輸出端輸出第二電平v2，由于第二電容模塊的第二端的電位由v1跳變?yōu)関2，則所述第二節(jié)點(diǎn)的電位跳變?yōu)?v2-v1；

在第四階段，第四時(shí)鐘信號(hào)輸入端輸入第二電平v2，起始信號(hào)輸入端、第一時(shí)鐘信號(hào)輸入端、第二時(shí)鐘信號(hào)輸入端和第三時(shí)鐘信號(hào)輸入端都輸入第一電平v1，第三節(jié)點(diǎn)控制模塊在所述第四時(shí)鐘信號(hào)輸入端的控制下控制所述第三節(jié)點(diǎn)與所述第二電平輸入端連接，第二節(jié)點(diǎn)控制單元在所述第三節(jié)點(diǎn)的控制下控制所述第二節(jié)點(diǎn)與第一電平輸入端連接，輸出模塊在第三節(jié)點(diǎn)的控制下控制所述柵極驅(qū)動(dòng)信號(hào)輸出端輸出第一電平v1。

實(shí)施時(shí)，本發(fā)明所述的移位寄存器單元的驅(qū)動(dòng)方法還包括：

在所述第一階段、所述第二階段和所述第三階段，在所述第二節(jié)點(diǎn)的控制下，第三節(jié)點(diǎn)控制模塊控制第三節(jié)點(diǎn)與所述第四時(shí)鐘信號(hào)輸入端連接，以使得所述第三節(jié)點(diǎn)的電位為第一電平v1，所述輸出模塊在所述第三節(jié)點(diǎn)的控制下控制所述柵極驅(qū)動(dòng)信號(hào)輸出端與所述第一電平輸入端之間斷開(kāi)。

實(shí)施時(shí)，由所述第一時(shí)鐘信號(hào)輸入端輸入的第一時(shí)鐘信號(hào)的占空比、由所述第二時(shí)鐘信號(hào)輸入端輸入的第二時(shí)鐘信號(hào)的占空比、由所述第三時(shí)鐘信號(hào)輸入端輸入的第三時(shí)鐘信號(hào)的占空比和由所述第四時(shí)鐘信號(hào)輸入端輸入的第四時(shí)鐘信號(hào)的占空比都為1/4；

所述第一時(shí)鐘信號(hào)的周期、所述第二時(shí)鐘信號(hào)的周期、所述第三時(shí)鐘信號(hào)的周期和所述第四時(shí)鐘信號(hào)的周期都為t；

所述第二時(shí)鐘信號(hào)比所述第一時(shí)鐘信號(hào)推遲t/4，所述第三時(shí)鐘信號(hào)比所述第二時(shí)鐘信號(hào)推遲t/4，所述第四時(shí)鐘信號(hào)比所述第三時(shí)鐘信號(hào)推遲t/4。

本發(fā)明還提供了一種柵極驅(qū)動(dòng)電路，包括m個(gè)級(jí)聯(lián)的上述的移位寄存器單元；m為大于1的整數(shù)；

第4n+1級(jí)移位寄存器單元的第一時(shí)鐘信號(hào)輸入端接入第一時(shí)鐘信號(hào)，第4n+1級(jí)移位寄存器單元的第二時(shí)鐘信號(hào)輸入端接入第二時(shí)鐘信號(hào)，第4n+1級(jí)移位寄存器單元的第三時(shí)鐘信號(hào)輸入端接入第三時(shí)鐘信號(hào)，第4n+1級(jí)移位寄存器單元的第四時(shí)鐘信號(hào)輸入端接入第四時(shí)鐘信號(hào)；

第4n+2級(jí)移位寄存器單元的第一時(shí)鐘信號(hào)輸入端接入第二時(shí)鐘信號(hào)，第4n+2級(jí)移位寄存器單元的第二時(shí)鐘信號(hào)輸入端接入第三時(shí)鐘信號(hào)，第4n+2級(jí)移位寄存器單元的第三時(shí)鐘信號(hào)輸入端接入第四時(shí)鐘信號(hào)，第4n+2級(jí)移位寄存器單元的第四時(shí)鐘信號(hào)輸入端接入第一時(shí)鐘信號(hào)；

第4n+3級(jí)移位寄存器單元的第一時(shí)鐘信號(hào)輸入端接入第三時(shí)鐘信號(hào)，第4n+3級(jí)移位寄存器單元的第二時(shí)鐘信號(hào)輸入端接入第四時(shí)鐘信號(hào)，第4n+3級(jí)移位寄存器單元的第三時(shí)鐘信號(hào)輸入端接入第一時(shí)鐘信號(hào)，第4n+3級(jí)移位寄存器單元的第四時(shí)鐘信號(hào)輸入端接入第二時(shí)鐘信號(hào)；

第4n+4級(jí)移位寄存器單元的第一時(shí)鐘信號(hào)輸入端接入第四時(shí)鐘信號(hào)，第4n+4級(jí)移位寄存器單元的第二時(shí)鐘信號(hào)輸入端接入第一時(shí)鐘信號(hào)，第4n+4級(jí)移位寄存器單元的第三時(shí)鐘信號(hào)輸入端接入第二時(shí)鐘信號(hào)，第4n+4級(jí)移位寄存器單元的第四時(shí)鐘信號(hào)輸入端接入第三時(shí)鐘信號(hào)；n為正整數(shù)；4n+4小于或等于所述m。

本發(fā)明還提供了一種顯示裝置，包括上述的柵極驅(qū)動(dòng)電路。

與現(xiàn)有技術(shù)相比，本發(fā)明所述的移位寄存器單元、驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路和顯示裝置通過(guò)新增第一電容模塊、第一節(jié)點(diǎn)控制模塊和電位控制模塊，通過(guò)第一電容模塊在每一顯示周期的第二階段的自舉作用來(lái)控制第一節(jié)點(diǎn)的電位，以使得在該第一節(jié)點(diǎn)的控制下電位控制模塊能夠與現(xiàn)有技術(shù)相比更好的控制第二節(jié)點(diǎn)與第二電平輸入端連接；本發(fā)明所述的移位寄存器單元、驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路和顯示裝置還通過(guò)第二電容模塊在每一顯示周期的第三階段的自舉作用，以使得第二節(jié)點(diǎn)的電位在該第三階段能夠控制輸出模塊包括的輸出晶體管會(huì)更好的打開(kāi)，增強(qiáng)輸出晶體管的驅(qū)動(dòng)能力，實(shí)現(xiàn)窄脈寬下的信號(hào)的正常傳遞。

附圖說(shuō)明

圖1是本發(fā)明實(shí)施例所述的移位寄存器單元的結(jié)構(gòu)圖；

圖2是本發(fā)明另一實(shí)施例所述的移位寄存器單元的結(jié)構(gòu)圖；

圖3是本發(fā)明所述的移位寄存器單元的一具體實(shí)施例的電路圖；

圖4是本發(fā)明如圖3所示的移位寄存器單元的具體實(shí)施例的工作時(shí)序圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

本發(fā)明所有實(shí)施例中采用的晶體管均可以為薄膜晶體管或場(chǎng)效應(yīng)管或其他特性相同的器件。在本發(fā)明實(shí)施例中，為區(qū)分晶體管除柵極之外的兩極，將其中一極稱(chēng)為第一極，另一極稱(chēng)為第二極。在實(shí)際操作時(shí)，所述第一極可以為漏極，所述第二極可以為源極；或者，所述第一極可以為源極，所述第二極可以為漏極。

如圖1所示，本發(fā)明實(shí)施例所述的移位寄存器單元包括：

起始模塊11，分別與第一時(shí)鐘信號(hào)輸入端cka、第一節(jié)點(diǎn)n1和起始電壓輸入端stv連接，用于在所述第一時(shí)鐘信號(hào)輸入端cka的控制下控制所述第一節(jié)點(diǎn)n1與所述起始電壓輸入端stv連接或斷開(kāi)；

第一電容模塊12，第一端與第二時(shí)鐘信號(hào)輸入端ckb連接，第二端與所述第一節(jié)點(diǎn)n1連接；

第一節(jié)點(diǎn)控制模塊13，分別與第三節(jié)點(diǎn)n3、輸入第一電平v1的第一電平輸入端和所述第一節(jié)點(diǎn)n1連接，用于在所述第三節(jié)點(diǎn)n3的控制下控制所述第一節(jié)點(diǎn)n1與所述輸入第一電平v1的第一電平輸入端連接或斷開(kāi)；

電位控制模塊14，分別與所述第一節(jié)點(diǎn)n1、輸入第二電平v2的第二電平輸入端和第二節(jié)點(diǎn)n2連接，用于在所述第一節(jié)點(diǎn)n1的控制下控制所述第二節(jié)點(diǎn)n2與所述輸入第二電平v2的第二電平輸入端連接或斷開(kāi)；

第二電容模塊15，第一端與所述第二節(jié)點(diǎn)n2連接，第二端與柵極驅(qū)動(dòng)信號(hào)輸出端gout連接；

第二節(jié)點(diǎn)控制模塊16，分別與第三節(jié)點(diǎn)n3、輸入第一電平v1的第一電平輸入端和所述第二節(jié)點(diǎn)n2連接；

輸出模塊17，分別與所述第二節(jié)點(diǎn)n2、所述第三節(jié)點(diǎn)n3、所述柵極驅(qū)動(dòng)信號(hào)輸出端gout、第三時(shí)鐘信號(hào)輸入端ckc和所述輸入第一電平v1的第一電平輸入端連接；以及，

第三節(jié)點(diǎn)控制模塊18，分別與第四時(shí)鐘信號(hào)輸入端ckd、所述輸入第二電平v2的第二電平輸入端、所述第二節(jié)點(diǎn)n2和所述第三節(jié)點(diǎn)n3連接。

本發(fā)明實(shí)施例所述的移位寄存器單元通過(guò)新增第一電容模塊12、第一節(jié)點(diǎn)控制模塊13和電位控制模塊14，通過(guò)第一電容模塊12在每一顯示周期的第二階段的自舉作用來(lái)控制第一節(jié)點(diǎn)n1的電位，以使得在該第一節(jié)點(diǎn)n1的控制下電位控制模塊14能夠與現(xiàn)有技術(shù)相比更好的控制第二節(jié)點(diǎn)n2與第二電平輸入端連接；本發(fā)明實(shí)施例所述的移位寄存器單元還通過(guò)第二電容模塊15在每一顯示周期的第三階段的自舉作用，以使得第二節(jié)點(diǎn)n2的電位在該第三階段能夠控制輸出模塊包括的輸出晶體管會(huì)更好的打開(kāi)，增強(qiáng)輸出晶體管的驅(qū)動(dòng)能力，實(shí)現(xiàn)窄脈寬下的信號(hào)的正常傳遞。

優(yōu)選的，如圖2所示，本發(fā)明實(shí)施例所述的移位寄存器單元還可以包括第三電容模塊19；所述第三電容模塊19的第一端與所述第三節(jié)點(diǎn)n3連接，所述第三電容模塊19的第二端與所述柵極驅(qū)動(dòng)信號(hào)輸出端gout連接；

所述第二節(jié)點(diǎn)控制模塊16用于在所述第三節(jié)點(diǎn)n3的控制下，控制所述第二節(jié)點(diǎn)n2與所述輸入第一電平v1的第一電平輸入端連接或斷開(kāi)；

所述第三節(jié)點(diǎn)控制模塊18用于在所述第二節(jié)點(diǎn)n2的控制下控制所述第三節(jié)點(diǎn)n3與所述第四時(shí)鐘信號(hào)輸入端ckd連接或斷開(kāi)；

所述輸出模塊17用于在所述第二節(jié)點(diǎn)n2的控制下控制所述柵極驅(qū)動(dòng)信號(hào)輸出端gout與所述第三時(shí)鐘信號(hào)輸入端ckc連接或斷開(kāi)，在所述第三節(jié)點(diǎn)n3的控制下控制所述柵極驅(qū)動(dòng)信號(hào)輸出端gout與所述輸入第一電平v1的第一電平輸入端連接或斷開(kāi)。

在優(yōu)選情況下，本發(fā)明所述的移位寄存器單元還包括第三電容模塊19，以能夠更好的維持第三節(jié)點(diǎn)的電位。

具體的，所述起始模塊可以包括：起始晶體管，柵極與所述第一時(shí)鐘信號(hào)輸入端連接，第一極與所述第一節(jié)點(diǎn)連接，第二極與所述起始電壓輸入端連接；

所述第一電容模塊可以包括第一電容；所述第一電容的第一端與第二時(shí)鐘信號(hào)輸入端連接，所述第一電容的第二端與所述第一節(jié)點(diǎn)連接；

所述第一節(jié)點(diǎn)控制模塊可以包括：第一節(jié)點(diǎn)控制晶體管，柵極與所述第三節(jié)點(diǎn)連接，第一極與所述第一電平輸入端連接，第二極與所述第一節(jié)點(diǎn)連接；

所述電位控制模塊可以包括：電位控制晶體管，柵極與所述第一節(jié)點(diǎn)連接，第一極與所述第二節(jié)點(diǎn)連接，第二極與所述第二電平輸入端連接。

具體的，第二電容模塊可以包括第二電容；所述第二電容的第一端與所述第二節(jié)點(diǎn)連接，所述第二電容的第二端與所述柵極驅(qū)動(dòng)信號(hào)輸出端連接；

所述第二節(jié)點(diǎn)控制模塊可以包括：第二節(jié)點(diǎn)控制晶體管，柵極與第三節(jié)點(diǎn)連接，第一極與所述第一電平輸入端連接，第二極與所述第二節(jié)點(diǎn)連接；

所述第三節(jié)點(diǎn)控制模塊可以包括：第一控制晶體管，柵極與所述第四時(shí)鐘信號(hào)輸入端連接，第一極與所述第三節(jié)點(diǎn)連接，第二極與所述第二電平輸入端連接；以及，

第二控制晶體管，柵極與所述第二節(jié)點(diǎn)連接，第一極與所述第三節(jié)點(diǎn)連接，第二極與所述第四時(shí)鐘信號(hào)輸入端連接；

所述輸出模塊可以包括：第一輸出晶體管，柵極與所述第二節(jié)點(diǎn)連接，第一極與所述柵極驅(qū)動(dòng)信號(hào)輸出端連接，第二極與所述第三時(shí)鐘信號(hào)輸入端連接；以及，

第二輸出晶體管，柵極與所述第三節(jié)點(diǎn)連接，第一極與所述第一電平輸入端連接，第二極與所述柵極驅(qū)動(dòng)信號(hào)輸出端連接。

在實(shí)際操作時(shí)，所述起始晶體管、所述第一節(jié)點(diǎn)控制晶體管、所述電位控制晶體管、所述第二節(jié)點(diǎn)控制晶體管、所述第一控制晶體管、所述第二控制晶體管、所述第一輸出晶體管和所述第二輸出晶體管可以都為p型晶體管，所述第一電平輸入端為高電平輸入端，所述第二電平輸入端為高電平輸入端；或者，

所述起始晶體管、所述第一節(jié)點(diǎn)控制晶體管、所述電位控制晶體管、所述第二節(jié)點(diǎn)控制晶體管、所述第一控制晶體管、所述第二控制晶體管、所述第一輸出晶體管和所述第二輸出晶體管可以都為n型晶體管，所述第一電平輸入端為低電平輸入端，所述第二電平輸入端為高電平輸入端。

下面通過(guò)一具體實(shí)施例來(lái)說(shuō)明本發(fā)明所述的移位寄存器單元。

如圖3所示，本發(fā)明所述的移位寄存器單元的一具體實(shí)施例包括起始模塊、第一電容模塊、第一節(jié)點(diǎn)控制模塊、電位控制模塊、第二電容模塊、第二節(jié)點(diǎn)控制模塊、輸出模塊、第三節(jié)點(diǎn)控制模塊和第三電容模塊；

所述起始模塊包括：起始晶體管m1，柵極與所述第一時(shí)鐘信號(hào)輸入端cka連接，源極與所述第一節(jié)點(diǎn)n1連接，漏極與所述起始電壓輸入端stv連接；

所述第一電容模塊包括第一電容c1；所述第一電容c1的第一端與第二時(shí)鐘信號(hào)輸入端ckb連接，所述第一電容c1的第二端與所述第一節(jié)點(diǎn)n1連接；

所述第一節(jié)點(diǎn)控制模塊包括：第一節(jié)點(diǎn)控制晶體管m2，柵極與所述第三節(jié)點(diǎn)n3連接，漏極與輸入高電平vgh的高電平輸入端連接，源極與所述第一節(jié)點(diǎn)n1連接；

所述電位控制模塊包括：電位控制晶體管m3，柵極與所述第一節(jié)點(diǎn)n1連接，源極與所述第二節(jié)點(diǎn)n2連接，漏極與輸入低電平vgl的低電平輸入端連接；

所述第二電容模塊包括第二電容c2；所述第二電容c2的第一端與所述第二節(jié)點(diǎn)n2連接，所述第二電容c2的第二端與所述柵極驅(qū)動(dòng)信號(hào)輸出端gout連接；

所述第二節(jié)點(diǎn)控制模塊包括：第二節(jié)點(diǎn)控制晶體管m6，柵極與第三節(jié)點(diǎn)n3連接，漏極與所述輸入高電平vgh的高電平輸入端連接，源極與所述第二節(jié)點(diǎn)n2連接；

所述第三節(jié)點(diǎn)控制模塊包括：第一控制晶體管m4，柵極與所述第四時(shí)鐘信號(hào)輸入端ckd連接，源極與所述第三節(jié)點(diǎn)n3連接，漏極與輸入低電平vgl的低電平輸入端連接；以及，

第二控制晶體管m5，柵極與所述第二節(jié)點(diǎn)n2連接，源極與所述第三節(jié)點(diǎn)n3連接，漏極與所述第四時(shí)鐘信號(hào)輸入端ckd連接；

所述輸出模塊包括：第一輸出晶體管m7，柵極與所述第二節(jié)點(diǎn)n2連接，源極與所述柵極驅(qū)動(dòng)信號(hào)輸出端gout連接，漏極與所述第三時(shí)鐘信號(hào)輸入端ckc連接；以及，

第二輸出晶體管m8，柵極與所述第三節(jié)點(diǎn)n3連接，漏極與所述輸入高電平vgh的高電平輸入端連接，源極與所述柵極驅(qū)動(dòng)信號(hào)輸出端gout連接；

所述第三電容模塊包括第三電容c3；所述第三電容c3的第一端與所述第三節(jié)點(diǎn)n3連接，所述第三電容c3的第二端與所述柵極驅(qū)動(dòng)信號(hào)輸出端gout連接。

在圖3所示的實(shí)施例中，所有的晶體管都為p型晶體管，在實(shí)際操作時(shí)，以上晶體管也可以被替換為n型晶體管，在此對(duì)晶體管的類(lèi)型不作限定。

在實(shí)際操作時(shí)，gout通過(guò)依次串聯(lián)的負(fù)載電阻和負(fù)載電容接地。

如圖4所示，本發(fā)明如圖3所示的移位寄存器單元的具體實(shí)施例在工作時(shí)，在每一顯示周期，

在第一階段t1，stv和cka都輸入低電平vgl，ckb、ckc和ckd都輸入高電平vgh，m1開(kāi)啟，將stv輸入的低電平傳遞到n1，由于p型晶體管傳遞低電平有閾值損失，則n1的電位變?yōu)関gl-vth1，vth1為所述起始單元包括的起始晶體管的閾值電壓(由于m1為p型晶體管，所以vth1為負(fù)值)；m3開(kāi)啟，直至n2的電位變?yōu)関gl-vth1-vth2，vth2為電位控制模塊包括的電位控制晶體管的閾值電壓(由于m2為p型晶體管，所以vth2為負(fù)值)；在n2的控制下，m7開(kāi)啟，gout與ckc連接，以使得gout輸出高電平vgh；在n2的控制下，m5開(kāi)啟，以控制n3與ckd連接，以使得n3的電位為高電平vgh，在n3的控制下，m8斷開(kāi)，以控制gout與輸入高電平vgh的高電平輸入端之間斷開(kāi)；

在第二階段t2，ckb輸入低電平vgl，stv、cka、ckc和ckd都輸入高電平vgh，由于c1的第一端的電位由vgh跳變?yōu)関gl，使得n1的電位相應(yīng)變?yōu)?vgl-vth1-vgh，在n1的控制下，m3開(kāi)啟，以控制n2與輸入低電平vgl的低電平輸入端連接，以使得n2的電位為低電平vgl；在n2的控制下，m7開(kāi)啟，以控制gout與ckc端連接，以使得gout輸出高電平vgh；在n2的控制下，m5開(kāi)啟，以控制n3與ckd連接，以使得n3的電位為高電平vgh，在n3的控制下，m8斷開(kāi)，以控制gout與所述輸入高電平vgh的高電平輸入端之間斷開(kāi)；

在第三階段t3，ckc輸入低電平vgl，stv、cka、ckb和ckd都輸入高電平vgh，由于c1的第一端的電位由vgl跳變?yōu)関gh，使得n1的電位相應(yīng)變?yōu)関gl-vth1，在n1的控制下，m3斷開(kāi)，以控制n2與輸入低電平vgl的低電平輸入端之間斷開(kāi)；在n2的控制下，m7開(kāi)啟，以控制gout與ckc連接，以使得gout輸出低電平vgl，由于c2的第二端的電位由vgh跳變?yōu)関gl，則n2的電位跳變?yōu)?vgl-vgh；在所述第二節(jié)點(diǎn)n2的控制下，m5開(kāi)啟，以控制n3與ckd連接，以使得n3的電位為高電平vgh，在n3的控制下，m8關(guān)斷，以控制gout與輸入高電平vgh的高電平輸入端之間斷開(kāi)；

在第四階段t4，ckd輸入低電平vgl，stv、cka、ckb和ckc都輸入高電平vgh，在ckd的控制下，m4開(kāi)啟，以控制n3與輸入低電平vgl的低電平輸入端連接，在n3的控制下，m6開(kāi)啟，以控制n2與輸入高電平vgh的高電平輸入端連接，在n2的控制下，m7斷開(kāi)；在n3的控制下，m8開(kāi)啟，以控制gout輸出高電平vgh；

在第五階段t5，cka輸入低電平vgl，stv、ckb、ckc和ckd都輸入高電平vgh，m1開(kāi)啟，stv輸入的高電平傳遞至n1，以使得m3斷開(kāi)，n2的電位仍舊為高電平，n3的電位仍舊為低電平，m7斷開(kāi)，m8開(kāi)啟，gout仍舊輸出高電平vgh；

在第四階段t4結(jié)束之后，gout仍舊輸出高電平vgh，直至stv和cka再一次同時(shí)輸入低電平。

本發(fā)明所述的移位寄存器單元的具體實(shí)施例增加了c1、m2和m3，利用兩次電容的自舉效應(yīng)：在第二階段t2第一電容c1的自舉效應(yīng)，以使得n1的電位能夠控制m3很好的打開(kāi)，從而使得n2接入vgl；在第三階段t3第二電容c2的自舉效應(yīng)，以使得n2的電位能夠控制輸出模塊包括的第一輸出晶體管m7會(huì)更好的打開(kāi)，增強(qiáng)第一輸出晶體管m7的驅(qū)動(dòng)能力，實(shí)現(xiàn)窄脈寬下的信號(hào)的正常傳遞。

如圖4所示，cka輸入的第一時(shí)鐘信號(hào)的占空比、ckb輸入的第二時(shí)鐘信號(hào)的占空比、ckc輸入的第三時(shí)鐘信號(hào)的占空比和ckd輸入的第四時(shí)鐘信號(hào)的占空比可以都為1/4；

所述第一時(shí)鐘信號(hào)的周期、所述第二時(shí)鐘信號(hào)的周期、所述第三時(shí)鐘信號(hào)的周期和所述第四時(shí)鐘信號(hào)的周期可以都為t；

所述第二時(shí)鐘信號(hào)比所述第一時(shí)鐘信號(hào)推遲t/4，所述第三時(shí)鐘信號(hào)比所述第二時(shí)鐘信號(hào)推遲t/4，所述第四時(shí)鐘信號(hào)比所述第三時(shí)鐘信號(hào)推遲t/4。

本發(fā)明實(shí)施例所述的移位寄存器單元的驅(qū)動(dòng)方法，用于驅(qū)動(dòng)上述的移位寄存器單元，所述移位寄存器單元的驅(qū)動(dòng)方法包括：在每一顯示周期，

在第一階段，起始信號(hào)輸入端和第一時(shí)鐘信號(hào)輸入端都輸入第二電平v2，第二時(shí)鐘信號(hào)輸入端、第三時(shí)鐘信號(hào)輸入端和第四時(shí)鐘信號(hào)輸入端都輸入第一電平v1，起始單元控制所述起始信號(hào)輸入端與第一節(jié)點(diǎn)連接，直至所述第一節(jié)點(diǎn)的電位變?yōu)関2-vth1，vth1為所述起始單元包括的起始晶體管的閾值電壓；電位控制模塊在所述第一節(jié)點(diǎn)的控制下控制第二節(jié)點(diǎn)與第二電平輸入端連接，直至所述第二節(jié)點(diǎn)的電位變?yōu)関2-vth1-vth2，vth2為電位控制模塊包括的電位控制晶體管的閾值電壓；輸出模塊在所述第二節(jié)點(diǎn)的控制下控制柵極驅(qū)動(dòng)信號(hào)輸出端與所述第三時(shí)鐘信號(hào)輸入端連接，以使得所述柵極驅(qū)動(dòng)信號(hào)輸出端輸出第一電平v1；

在第二階段，第二時(shí)鐘信號(hào)輸入端輸入第二電平v2，起始信號(hào)輸入端、第一時(shí)鐘信號(hào)輸入端、第三時(shí)鐘信號(hào)輸入端和第四時(shí)鐘信號(hào)輸入端都輸入第一電平v1，由于第一電容模塊的第一端的電位由v1跳變?yōu)関2，使得所述第一節(jié)點(diǎn)的電位相應(yīng)變?yōu)?v2-vth1-v1，電位控制模塊在所述第一節(jié)點(diǎn)的控制下控制所述第二節(jié)點(diǎn)與所述第二電平輸入端連接，以使得所述第二節(jié)點(diǎn)的電位為第二電平v2；輸出模塊在所述第二節(jié)點(diǎn)的控制下控制柵極驅(qū)動(dòng)信號(hào)輸出端與所述第三時(shí)鐘信號(hào)輸入端連接，以使得所述柵極驅(qū)動(dòng)信號(hào)輸出端輸出第一電平v1；

在第三階段，第三時(shí)鐘信號(hào)輸入端輸入第二電平v2，起始信號(hào)輸入端、第一時(shí)鐘信號(hào)輸入端、第二時(shí)鐘信號(hào)輸入端和第四時(shí)鐘信號(hào)輸入端都輸入第一電平v1，由于第一電容模塊的第一端的電位由v2跳變?yōu)関1，使得所述第一節(jié)點(diǎn)的電位相應(yīng)變?yōu)関2-vth1，電位控制模塊在所述第一節(jié)點(diǎn)的控制下控制所述第二節(jié)點(diǎn)與所述第二電平輸入端之間斷開(kāi)；輸出模塊在所述第二節(jié)點(diǎn)的控制下控制柵極驅(qū)動(dòng)信號(hào)輸出端與所述第三時(shí)鐘信號(hào)輸入端連接，以使得所述柵極驅(qū)動(dòng)信號(hào)輸出端輸出第二電平v2，由于第二電容模塊的第二端的電位由v1跳變?yōu)関2，則所述第二節(jié)點(diǎn)的電位跳變?yōu)?v2-v1；

在第四階段，第四時(shí)鐘信號(hào)輸入端輸入第二電平v2，起始信號(hào)輸入端、第一時(shí)鐘信號(hào)輸入端、第二時(shí)鐘信號(hào)輸入端和第三時(shí)鐘信號(hào)輸入端都輸入第一電平v1，第三節(jié)點(diǎn)控制模塊在所述第四時(shí)鐘信號(hào)輸入端的控制下控制所述第三節(jié)點(diǎn)與所述第二電平輸入端連接，第二節(jié)點(diǎn)控制單元在所述第三節(jié)點(diǎn)的控制下控制所述第二節(jié)點(diǎn)與第一電平輸入端連接，輸出模塊在第三節(jié)點(diǎn)的控制下控制所述柵極驅(qū)動(dòng)信號(hào)輸出端輸出第一電平v1。

在本發(fā)明實(shí)施例所述的移位寄存器單元的驅(qū)動(dòng)方法中，以通過(guò)第一電容模塊在每一顯示周期的第二階段的自舉作用來(lái)控制第一節(jié)點(diǎn)的電位，以使得在該第一節(jié)點(diǎn)的控制下電位控制模塊能夠與現(xiàn)有技術(shù)相比更好的控制第二節(jié)點(diǎn)與第二電平輸入端連接；本發(fā)明實(shí)施例所述的移位寄存器單元還通過(guò)第二電容模塊15在每一顯示周期的第三階段的自舉作用，以使得第二節(jié)點(diǎn)n2的電位在該第三階段能夠控制輸出模塊包括的輸出晶體管會(huì)更好的打開(kāi)，增強(qiáng)輸出晶體管的驅(qū)動(dòng)能力，實(shí)現(xiàn)窄脈寬下的信號(hào)的正常傳遞。

具體的，本發(fā)明實(shí)施例所述的移位寄存器單元的驅(qū)動(dòng)方法還包括：

在所述第一階段、所述第二階段和所述第三階段，在所述第二節(jié)點(diǎn)的控制下，第三節(jié)點(diǎn)控制模塊控制第三節(jié)點(diǎn)與所述第四時(shí)鐘信號(hào)輸入端連接，以使得所述第三節(jié)點(diǎn)的電位為第一電平v1，所述輸出模塊在所述第三節(jié)點(diǎn)的控制下控制所述柵極驅(qū)動(dòng)信號(hào)輸出端與所述第一電平輸入端之間斷開(kāi)。

具體的，由所述第一時(shí)鐘信號(hào)輸入端輸入的第一時(shí)鐘信號(hào)的占空比、由所述第二時(shí)鐘信號(hào)輸入端輸入的第二時(shí)鐘信號(hào)的占空比、由所述第三時(shí)鐘信號(hào)輸入端輸入的第三時(shí)鐘信號(hào)的占空比和由所述第四時(shí)鐘信號(hào)輸入端輸入的第四時(shí)鐘信號(hào)的占空比可以都為1/4；

所述第一時(shí)鐘信號(hào)的周期、所述第二時(shí)鐘信號(hào)的周期、所述第三時(shí)鐘信號(hào)的周期和所述第四時(shí)鐘信號(hào)的周期可以都為t；

所述第二時(shí)鐘信號(hào)比所述第一時(shí)鐘信號(hào)推遲t/4，所述第三時(shí)鐘信號(hào)比所述第二時(shí)鐘信號(hào)推遲t/4，所述第四時(shí)鐘信號(hào)比所述第三時(shí)鐘信號(hào)推遲t/4。

本發(fā)明實(shí)施例所述的柵極驅(qū)動(dòng)電路包括m個(gè)級(jí)聯(lián)的上述的移位寄存器單元；m為大于1的整數(shù)；

第4n+1級(jí)移位寄存器單元的第一時(shí)鐘信號(hào)輸入端接入第一時(shí)鐘信號(hào)，第4n+1級(jí)移位寄存器單元的第二時(shí)鐘信號(hào)輸入端接入第二時(shí)鐘信號(hào)，第4n+1級(jí)移位寄存器單元的第三時(shí)鐘信號(hào)輸入端接入第三時(shí)鐘信號(hào)，第4n+1級(jí)移位寄存器單元的第四時(shí)鐘信號(hào)輸入端接入第四時(shí)鐘信號(hào)；

第4n+2級(jí)移位寄存器單元的第一時(shí)鐘信號(hào)輸入端接入第二時(shí)鐘信號(hào)，第4n+2級(jí)移位寄存器單元的第二時(shí)鐘信號(hào)輸入端接入第三時(shí)鐘信號(hào)，第4n+2級(jí)移位寄存器單元的第三時(shí)鐘信號(hào)輸入端接入第四時(shí)鐘信號(hào)，第4n+2級(jí)移位寄存器單元的第四時(shí)鐘信號(hào)輸入端接入第一時(shí)鐘信號(hào)；

第4n+3級(jí)移位寄存器單元的第一時(shí)鐘信號(hào)輸入端接入第三時(shí)鐘信號(hào)，第4n+3級(jí)移位寄存器單元的第二時(shí)鐘信號(hào)輸入端接入第四時(shí)鐘信號(hào)，第4n+3級(jí)移位寄存器單元的第三時(shí)鐘信號(hào)輸入端接入第一時(shí)鐘信號(hào)，第4n+3級(jí)移位寄存器單元的第四時(shí)鐘信號(hào)輸入端接入第二時(shí)鐘信號(hào)；

第4n+4級(jí)移位寄存器單元的第一時(shí)鐘信號(hào)輸入端接入第四時(shí)鐘信號(hào)，第4n+4級(jí)移位寄存器單元的第二時(shí)鐘信號(hào)輸入端接入第一時(shí)鐘信號(hào)，第4n+4級(jí)移位寄存器單元的第三時(shí)鐘信號(hào)輸入端接入第二時(shí)鐘信號(hào)，第4n+4級(jí)移位寄存器單元的第四時(shí)鐘信號(hào)輸入端接入第三時(shí)鐘信號(hào)；n為正整數(shù)；4n+4小于或等于所述m。

本發(fā)明實(shí)施例所述的顯示裝置包括上述的柵極驅(qū)動(dòng)電路。

本發(fā)明實(shí)施例所述的顯示裝置可以包括液晶顯示裝置，例如液晶面板、液晶電視、手機(jī)、液晶顯示器。除了液晶顯示裝置外，本發(fā)明實(shí)施例所述的還可以包括有機(jī)發(fā)光顯示器或者其他類(lèi)型的顯示裝置，比如電子閱讀器等。

以上所述是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明所述原理的前提下，還可以作出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本發(fā)明的保護(hù)范圍。