本申請(qǐng)屬于顯示技術(shù)領(lǐng)域，尤其涉及一種能夠抑制時(shí)鐘饋通效應(yīng)的柵極驅(qū)動(dòng)電路和顯示設(shè)備。

背景技術(shù)：

薄膜晶體管(thinfilmtransistor,以下簡(jiǎn)稱(chēng)為tft)是現(xiàn)代平板顯示技術(shù)的核心器件。無(wú)論是對(duì)于主流的tft液晶顯示(tft-lcd)，或者是正在迅速發(fā)展的有源矩陣有機(jī)發(fā)光顯示(amoled)顯示技術(shù)，顯示驅(qū)動(dòng)陣列均由tft像素電路構(gòu)成。tft電學(xué)性能的優(yōu)劣直接影響到顯示的幀頻、分辨率、灰階、畫(huà)質(zhì)等關(guān)鍵指標(biāo)。近年來(lái)，隨著半導(dǎo)體材料、半導(dǎo)體制程、自動(dòng)化設(shè)備等技術(shù)的迅速發(fā)展，tft技術(shù)在遷移率、可靠性、低溫大面積制備等方面取得了長(zhǎng)足的進(jìn)步。采用tft技術(shù)在顯示面板上做驅(qū)動(dòng)或者傳感電路的集成，設(shè)計(jì)和形成所謂顯示面板上集成系統(tǒng)(systemonpanel,sop)，逐漸成為平板顯示的主流。在sop顯示面板上，tft不僅作為開(kāi)關(guān)或者驅(qū)動(dòng)元件構(gòu)成像素陣列，而且可以形成數(shù)字或者模擬電路，實(shí)現(xiàn)tft有源矩陣的驅(qū)動(dòng)，或者顯示器內(nèi)部或者工作環(huán)境的傳感，或者從外部環(huán)境中收集和存儲(chǔ)能量等。因此，相比于傳統(tǒng)顯示面板，sop面板具有更少的外部連接線，更窄的邊框，更簡(jiǎn)潔、可靠的模組，更高的附加值。

tft集成的移位寄存器及其柵極驅(qū)動(dòng)電路是sop面板的核心技術(shù)之一，已經(jīng)開(kāi)始較廣泛地應(yīng)用到手機(jī)顯示屏、電視顯示等各種顯示場(chǎng)合。但是由于tft存在較大寄生電容、電學(xué)特性在長(zhǎng)時(shí)間工作后漂移等問(wèn)題，tft集成的移位寄存器及其柵極驅(qū)動(dòng)電路的可靠性仍然不夠理想。由于tft的柵金屬層(g)和源/漏金屬層(s/d)之間不可避免地存在著一定的交疊量，那么tft就存在著溝道電容之外的g-s和g-d寄生電容。因?yàn)檫@些寄生電容，在tft集成電路內(nèi)部就存在著較大的電壓耦合效應(yīng)。這會(huì)影響電路內(nèi)部節(jié)點(diǎn)的穩(wěn)定性，可能造成電路的響應(yīng)速度降低、功耗增加等。尤其對(duì)于現(xiàn)在廣泛應(yīng)用著的底柵結(jié)構(gòu)tft而言，g-s和g-d寄生電容效應(yīng)更加顯著。另一方面，由于tft特性在長(zhǎng)時(shí)間工作之后容易發(fā)生特性退化，這可能會(huì)造成電壓耦合效應(yīng)的進(jìn)一步惡化。這也是tft集成電路設(shè)計(jì)與傳統(tǒng)的cmos集成電容設(shè)計(jì)存在較大區(qū)分之處。因此，如何更好地抑制時(shí)鐘饋通效應(yīng)，是tft集成電路設(shè)計(jì)中需要重點(diǎn)考慮的問(wèn)題。

技術(shù)實(shí)現(xiàn)要素：

針對(duì)當(dāng)前技術(shù)中存在時(shí)鐘饋通問(wèn)題，本申請(qǐng)?zhí)峁┝艘环N移位寄存器單元電路，包括：輸入控制模塊，被配置為接收輸入控制信號(hào)并存儲(chǔ)所述輸入信號(hào)；輸出驅(qū)動(dòng)模塊，耦合在第一時(shí)鐘信號(hào)輸入端和單元電路輸出端之間，被配置為在所述輸入存儲(chǔ)模塊的控制下將所述第一時(shí)鐘信號(hào)的有效電平傳輸?shù)剿鰡卧娐份敵龆?；以及其中所述輸出?qū)動(dòng)模塊包括第一晶體管，其第一極耦合到所述第一時(shí)鐘信號(hào)輸入端，第二極耦合到所述單元電路輸出端，控制極耦合到所述輸入控制模塊輸出端，當(dāng)所述第一時(shí)鐘信號(hào)的有效電平輸出結(jié)束后下一個(gè)有效電平來(lái)臨之前所述第一晶體管的控制極被耦合到其第二極。

特別的，所述輸出驅(qū)動(dòng)模塊還包括第二晶體管，其耦合在所述第一晶體管和所述單元電路輸出端之間，其第一極耦合到所述第一極晶體管的第二極，其第二極耦合到所述單元電路輸出端，其控制極耦合到所述輸入控制模塊輸出端，當(dāng)所述第一時(shí)鐘信號(hào)的有效電平輸出結(jié)束后下一個(gè)有效電平來(lái)臨之前所述第二晶體管的控制極被耦合到其第一極。

特別的，所述輸出驅(qū)動(dòng)模塊還包括第三晶體管，其耦合在所述第一晶體管和所述單元電路輸出端之間，其第一極耦合到所述第一極晶體管的第二極，其第二極耦合到所述單元電路輸出端，其控制極耦合到所述輸入控制模塊輸出端，當(dāng)所述第一時(shí)鐘信號(hào)的有效電平輸出結(jié)束后下一個(gè)有效電平來(lái)臨之前所述第三晶體管的控制極被耦合到其第二極。

特別的，所述輸出驅(qū)動(dòng)模塊還包括第四晶體管，其第一極耦合到所述輸入控制模塊輸出端，其第二極耦合到所述第一晶體管的第二極或所述單元電路輸出端，其控制極耦合到所述第一時(shí)鐘信號(hào)輸入端。

特別的，所述輸入控制模塊包括第五晶體管和第一電容，所述第五晶體管的第一極耦合到輸入控制信號(hào)輸入端，其第二極耦合到所述第一電容的第一端并作為所述輸入控制模塊輸出端，所述第五晶體管的控制極耦合到其第一極或耦合到第二時(shí)鐘信號(hào)輸入端，所述第一電容的第二端耦合到所述單元電路的輸出端。

本申請(qǐng)還提供了一種柵極驅(qū)動(dòng)電路包括移位寄存器，所述移位寄存器包括n個(gè)級(jí)連的單元，n為大于1的正整數(shù)，每個(gè)級(jí)聯(lián)的移位寄存器單元具有如前述任一權(quán)利要求所述的電路結(jié)構(gòu)，其中第n-1級(jí)的單元電路輸出端耦合到第n級(jí)的輸入信號(hào)控制端，其中第一級(jí)移位寄存器單元的輸入控制模塊被配置為接收預(yù)設(shè)的輸入控制信號(hào)。

特別的，移位寄存器單元還包括下拉和維持模塊，被配置為當(dāng)所述第一時(shí)鐘信號(hào)的有效電平輸出結(jié)束后下一個(gè)有效電平來(lái)臨之前對(duì)所述單元電路輸出端的電壓進(jìn)行下拉和維持。

特別的，每級(jí)移位寄存器單元中的所述下拉和維持模塊包括第六晶體管，其控制極耦合到所述第五晶體管的第二極，其第二極耦合到第一電源電壓，第二電容，其第一端耦合到所述第一時(shí)鐘信號(hào)輸入端，其第二端耦合到所述第六晶體管的第一極；第七晶體管，其第一極耦合到所述第五晶體管的第二極，其第二極耦合到第一電源電壓，其控制極耦合到所述第二電容的第二端；第八晶體管，其第一極耦合到所述單元電路輸出端，其第二極耦合到第一電源電壓，其控制極耦合到所述第二電容的第二端；以及第九晶體管，其第一極耦合到所述單元電路輸出端，其第二極耦合到第一電源電壓，其控制極耦合到第三時(shí)鐘信號(hào)輸入端；其中相鄰兩級(jí)移位寄存器單元的同一時(shí)鐘信號(hào)彼此相差至少一個(gè)相位。

特別的，每級(jí)移位寄存器單元中的第三晶體管的控制極耦合到所述第二電容的第二端。

本申請(qǐng)還提供了一種顯示設(shè)備包括像素矩陣，與所述像素矩陣耦合的數(shù)據(jù)驅(qū)動(dòng)電路，以及與所述像素矩陣耦合的如權(quán)利要求6-9中任一所述的柵極驅(qū)動(dòng)電路。

本申請(qǐng)還提供了一種產(chǎn)生顯示器柵極驅(qū)動(dòng)信號(hào)的方法，包括由顯示器的柵極驅(qū)動(dòng)電路中移位寄存器的每個(gè)單元執(zhí)行以下操作，其中每個(gè)移位寄存器單元包括輸入控制模塊、輸出驅(qū)動(dòng)模塊和下拉維持模塊：輸入控制模塊接收并存儲(chǔ)輸入控制信號(hào)；輸出驅(qū)動(dòng)模塊在所述輸入控制模塊的控制下將時(shí)鐘信號(hào)的有效電平傳輸?shù)絾卧娐份敵龆?，并且在所述時(shí)鐘信號(hào)有效電平輸出結(jié)束后在接收到下一個(gè)有效電平之前，所述輸出驅(qū)動(dòng)模塊中的至少一個(gè)晶體管等效為與所述時(shí)鐘信號(hào)輸入端和所述單元電路輸出端之間的泄漏電流方向相反連接的二極管；下拉維持模塊在所述時(shí)鐘信號(hào)有效電平輸出結(jié)束后在接收到下一個(gè)有效電平之前對(duì)所述單元電路輸出端電壓進(jìn)行下拉和維持。

以下將參照附圖對(duì)本申請(qǐng)的示例性實(shí)施例的詳細(xì)描述。

附圖說(shuō)明

參考附圖示出并闡明實(shí)施例。這些附圖用于闡明基本原理，從而僅僅示出了對(duì)于理解基本原理必要的方面。這些附圖不是按比例的。在附圖中，相同的附圖標(biāo)記表示相似的特征。

圖1為傳統(tǒng)的移位寄存器單元電路的示意圖；

圖2為根據(jù)本申請(qǐng)一個(gè)的實(shí)施例的移位寄存器單元電路示意圖；

圖3為圖2所示的移位寄存器單元電路的等效電路示意圖；

圖4為根據(jù)本申請(qǐng)一個(gè)的實(shí)施例的移位寄存器單元電路工作信號(hào)時(shí)序圖；

圖5為傳統(tǒng)移位寄存器單元輸出信號(hào)和內(nèi)部控制節(jié)點(diǎn)電壓曲線圖；

圖6為根據(jù)本申請(qǐng)一個(gè)的實(shí)施例的移位寄存器單元輸出信號(hào)和內(nèi)部控制節(jié)點(diǎn)電壓曲線圖；

圖7為根據(jù)本申請(qǐng)一個(gè)實(shí)施例的用于顯示系統(tǒng)的移位寄存器單元電路示意圖；

圖8為圖7所示的移位寄存器單元的等效電路示意圖；

圖9為根據(jù)本申請(qǐng)另一個(gè)實(shí)施例的用于顯示系統(tǒng)的移位寄存器單元電路示意圖；

圖10為圖9所示的移位寄存器單元的等效電路示意圖；

圖11為根據(jù)本申請(qǐng)?jiān)僖粋€(gè)實(shí)施例的用于顯示系統(tǒng)的移位寄存器單元電路示意圖；

圖12為根據(jù)本申請(qǐng)又一個(gè)實(shí)施例的用于顯示系統(tǒng)的移位寄存器單元電路示意圖；

圖13為根據(jù)本申請(qǐng)一個(gè)實(shí)施例的柵極驅(qū)動(dòng)電路結(jié)構(gòu)示意圖；

圖14為根據(jù)本申請(qǐng)一個(gè)實(shí)施例的顯示設(shè)備的架構(gòu)示意圖；

圖15位根據(jù)本申請(qǐng)一個(gè)實(shí)施例的產(chǎn)生柵極驅(qū)動(dòng)信號(hào)的方法流程圖。

具體實(shí)施方式

以下將參照附圖來(lái)詳細(xì)描述本申請(qǐng)的各示例性實(shí)施例。應(yīng)注意的是，除非另外具體說(shuō)明，否則在這些實(shí)施例中闡述的部件和步驟的相對(duì)布置、數(shù)字表達(dá)式和數(shù)值不限制本申請(qǐng)的范圍。

以下對(duì)至少一個(gè)示例性實(shí)施例的描述實(shí)際上僅僅是說(shuō)明性的，而不是作為對(duì)本申請(qǐng)及其應(yīng)用或使用的任何限制。

對(duì)于相關(guān)領(lǐng)域普通技術(shù)人員已知的技術(shù)、方法和設(shè)備可能不作詳細(xì)討論，但在適當(dāng)情況下，所述技術(shù)、方法和設(shè)備應(yīng)當(dāng)被視為說(shuō)明書(shū)的一部分。

在這里示出和討論的所有例子中，任何具體值應(yīng)被解釋為僅僅是示例性的，而不是作為限制。因此，示例性實(shí)施例的其它例子可以具有不同的值。

應(yīng)注意的是，相似的標(biāo)號(hào)和字母在下面的附圖中表示類(lèi)似項(xiàng)，因此，一旦某一項(xiàng)在一個(gè)附圖中被定義，則在隨后的附圖中不需要對(duì)其進(jìn)行進(jìn)一步討論。

首先對(duì)一些術(shù)語(yǔ)進(jìn)行說(shuō)明：本申請(qǐng)中的晶體管可以是任何結(jié)構(gòu)的晶體管，比如雙極型晶體管(bjt)或者場(chǎng)效應(yīng)晶體管(fet)。當(dāng)晶體管為雙極型晶體管時(shí)，其控制極是指雙極型晶體管的基極，第一極可以為雙極型晶體管的集電極或發(fā)射極，對(duì)應(yīng)的第二極可以為雙極型晶體管的發(fā)射極或集電極，在實(shí)際應(yīng)用過(guò)程中，“發(fā)射極”和“集電極”可以依據(jù)信號(hào)流向而互換；當(dāng)晶體管為場(chǎng)效應(yīng)晶體管時(shí)，其控制極是指場(chǎng)效應(yīng)晶體管的柵極，第一極可以為場(chǎng)效應(yīng)晶體管的漏極或源極，對(duì)應(yīng)的第二極可以為場(chǎng)效應(yīng)晶體管的源極或漏極，在實(shí)際應(yīng)用過(guò)程中，“源極”和“漏極”可以依據(jù)信號(hào)流向而互換。顯示器中的晶體管通常為一種場(chǎng)效應(yīng)晶體管：薄膜晶體管(tft)。下面以晶體管為場(chǎng)效應(yīng)晶體管為例對(duì)本申請(qǐng)做詳細(xì)的說(shuō)明，在其它實(shí)施例中晶體管也可以是雙極型晶體管。

發(fā)光器件為有機(jī)發(fā)光二極管(organiclight-emittingdiode，oled)，在其它實(shí)施例中，也可以是其它發(fā)光器件，如qled、led等。發(fā)光元件的第一電極可以是陰極或陽(yáng)極，相應(yīng)地，則發(fā)光器件的第二電極為陽(yáng)極或陰極。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解：電流應(yīng)從發(fā)光器件的陽(yáng)極流向陰極，因此，基于電流的流向，可以確定發(fā)光器件的陽(yáng)極和陰極。

本申請(qǐng)中各信號(hào)的有效電平可以是高電平，也可以是低電平，可根據(jù)具體元器件的功能實(shí)現(xiàn)作適應(yīng)性地置換。為描述方便，各信號(hào)的高電平采用vgh表征，低電平采用vgl表征，例如就本申請(qǐng)來(lái)說(shuō)vgh和vgl可以是驅(qū)動(dòng)電路工作的高、低電平。電源vdd和電源vss是為像素電路正常工作提供的兩種電源電壓。電源電壓vdd可以為高電平端，電源電壓vss為低電平端或地線，在其它實(shí)施例中，也可以作適應(yīng)性地置換。需要說(shuō)明的是：對(duì)于像素電路而言，電源vdd和電源vss并非本申請(qǐng)像素電路的一部分，為了使本領(lǐng)域技術(shù)人員更好地理解本申請(qǐng)的技術(shù)方案，而特別引入電源vdd和電源vss予以描述。例如就本申請(qǐng)來(lái)說(shuō)vdd和vss可以使顯示陣列工作的高、低電平。

需要說(shuō)明的是，為了描述方便，也為了使本領(lǐng)域技術(shù)人員更清楚地理解本申請(qǐng)的技術(shù)方案，本申請(qǐng)文件中引入節(jié)點(diǎn)q和節(jié)點(diǎn)p對(duì)電路結(jié)構(gòu)相關(guān)部分進(jìn)行標(biāo)識(shí)，不能認(rèn)定為電路中額外引入的端子。

雖然下文采用場(chǎng)效應(yīng)晶體管為例進(jìn)行說(shuō)明，但是應(yīng)當(dāng)理解的是，通過(guò)雙極型晶體管來(lái)實(shí)施以下的技術(shù)方案也屬于本申請(qǐng)旨在保護(hù)的內(nèi)容。

圖1所示為傳統(tǒng)移位寄存器單元電路結(jié)構(gòu)圖。其中，該電路包括晶體管t1、晶體管t2和電容c1，可簡(jiǎn)稱(chēng)為2-t型移位寄存器電路。為了實(shí)現(xiàn)低功耗或者雙向掃描等功能，移位寄存器單元電路的結(jié)構(gòu)可能存在多種變式，但是這些電路的工作過(guò)程仍然與2-t型電路等效。因此，這里按照2-t型移位寄存器電路來(lái)分析其工作過(guò)程及特點(diǎn)。對(duì)于2-t型移位寄存器電路來(lái)說(shuō)，在自舉和上拉階段，t1接收輸入控制信號(hào)vin和時(shí)鐘信號(hào)ckc，將q點(diǎn)電位上拉，t2導(dǎo)通從而將時(shí)鐘cka的有效電平傳輸?shù)捷敵龆恕?/p>

由于移位寄存器的輸出端一般會(huì)有較大的負(fù)載電容cl和電阻rl，這等效于一個(gè)頻率較小的一階極點(diǎn)p1(p1＝1/[2π(rl+rbuf)cl])。這里，rbuf為tft集成柵極驅(qū)動(dòng)電路的輸出阻抗。為了保證一定的驅(qū)動(dòng)能力，t1和t2的尺寸取值較大，這樣才能夠減少rbuf、取得較快的電路工作速度，使得移位寄存器輸出的上升和下降時(shí)間較短。

但是，由于t1和t2的較大的尺寸，以及t2的柵-漏/柵-源(g-d/g-s)之間較大的交疊長(zhǎng)度，導(dǎo)致t2的g-d/g-s之間存在較大的寄生電容。因此，在低電平維持階段，q點(diǎn)電位會(huì)被耦合到時(shí)鐘信號(hào)cka，而在這個(gè)相對(duì)來(lái)說(shuō)比較長(zhǎng)的低電平維持階段，時(shí)鐘信號(hào)cka不能夠保持理想的低電平而是會(huì)發(fā)生跳變，因此q點(diǎn)電位會(huì)跟隨cka跳變，從而有可能導(dǎo)致t2在不希望的情況下導(dǎo)通，從而影響輸出端的電位。q點(diǎn)電位跳變的幅度正比于cgd和q點(diǎn)上其他電容的比值，即cgd電容越大，則q點(diǎn)上電壓跳變量越大。這不僅會(huì)在柵極驅(qū)動(dòng)電路的輸出端上帶來(lái)噪聲電壓，而且可能增大移位寄存器電路的功耗。

為了抑制這種時(shí)鐘饋通效應(yīng)，一種方法是從器件制備工藝方面進(jìn)行改善，也就是減少t2的g-d/g-s之間的交疊面積，或者增加t2的g-d之間介質(zhì)層的厚度，或者給t2采用較低介電常數(shù)的介質(zhì)層材料。這些措施從理論上可以減少電容cgd，從而減少q點(diǎn)上的電壓跳變量。

但是在實(shí)現(xiàn)過(guò)程中存在著挑戰(zhàn)，其主要原因在于：

1)當(dāng)g-d之間交疊量減少時(shí)，漏極金屬層的導(dǎo)通性變差，寄生電阻值增加，這可能給電路帶來(lái)更大的響應(yīng)時(shí)間。這是主要因?yàn)榘雽?dǎo)體制程的光刻精度限制，g-d之間存在著最小可加工線寬。當(dāng)g-d之間的交疊量減少到一定程度之后，漏極金屬可能斷線，從而導(dǎo)致器件功能失效。

2)增加g-d介質(zhì)層厚度或者采用較低介電常數(shù)的介質(zhì)層材料，則可能影響tft的開(kāi)關(guān)狀態(tài)的其他特性參數(shù)，導(dǎo)致tft陣列內(nèi)部工作異常。因此，通過(guò)減少cgd的方式來(lái)減少時(shí)鐘饋通效應(yīng)的可行性較低。

本申請(qǐng)的著眼點(diǎn)是從電路而非器件結(jié)構(gòu)的角度來(lái)抑制時(shí)鐘饋通效應(yīng)，這樣可能容許更大的工藝偏差。圖2所示為根據(jù)本申請(qǐng)一個(gè)實(shí)施例的移位寄存器單元電路200的結(jié)構(gòu)圖。根據(jù)一個(gè)實(shí)施例，單元電路200可以包括輸入控制模塊220和輸出驅(qū)動(dòng)模塊240。

根據(jù)一個(gè)實(shí)施例，輸入控制模塊220可以包括晶體管t1和電容c1。晶體管t1的柵極耦合到時(shí)鐘信號(hào)ckc，晶體管t1的漏極可以耦合到輸入控制信號(hào)vin,晶體管t1的源極可以耦合到節(jié)點(diǎn)q和電容c1的一端,電容c1的另一端可以耦合到單元電路的輸出端。

根據(jù)一個(gè)實(shí)施例，輸出驅(qū)動(dòng)模塊240可以包括一系列晶體管，時(shí)鐘信號(hào)輸入端cka通過(guò)輸出驅(qū)動(dòng)模塊240耦合到電路輸出端vout。

根據(jù)一個(gè)實(shí)施例，輸出驅(qū)動(dòng)模塊240可以包括晶體管t21，其柵極耦合到節(jié)點(diǎn)q，晶體管t21的漏極耦合到時(shí)鐘信號(hào)cka的輸入端,晶體管t21的源極耦合到單元電路輸出端。在下拉和維持階段，t21的柵極和源極被耦合在一起，因此等效為一個(gè)陰極耦合到時(shí)鐘信號(hào)cka輸入端、陽(yáng)極耦合到單元電路輸出端的、與可能的泄漏電流方向相反連接的二極管。這樣，即便由于受到時(shí)鐘信號(hào)cka的影響，q點(diǎn)電壓發(fā)生跳變，從時(shí)鐘信號(hào)cka的輸入端至單元電路輸出端的泄漏電流也會(huì)被這個(gè)等效的反接二極管所阻擋。

根據(jù)不同的實(shí)施例，輸出驅(qū)動(dòng)模塊還可以包括其他晶體管，從而實(shí)現(xiàn)在下拉和維持階段t21的上述連接方式，并且還可以包括其他結(jié)構(gòu)進(jìn)一步提高對(duì)于泄漏電流的阻擋效果。如圖2所示，輸出驅(qū)動(dòng)模塊240還可以包括晶體管t23，其柵極耦合到時(shí)鐘信號(hào)cka的輸入端，晶體管t23的漏極耦合到節(jié)點(diǎn)q,晶體管t23的源極耦合到晶體管t21的源極。

根據(jù)一個(gè)的實(shí)施例，輸出驅(qū)動(dòng)模塊還可以包括晶體管t22，其柵極耦合到q點(diǎn)，漏極耦合到t21的源極，其源極耦合到單元電路輸出端。

圖2所示的移位寄存器單元電路的工作時(shí)序圖可以參考圖4，其中圖2中的時(shí)鐘信號(hào)ckc可以是圖4中的ck4，圖2中的cka可以是圖4中的ck1。

在自舉和上拉階段，在第一個(gè)時(shí)鐘脈沖，ckc為高電平，晶體管t1導(dǎo)通，q點(diǎn)電位vq為高電平vgh，t21和t22的柵極也都為高電平，因此t21和t22導(dǎo)通。但是此時(shí)的cka為低電平，因此輸出vout為低電平，且柵極耦合到cka的晶體管t23斷開(kāi)。

在第二個(gè)時(shí)鐘脈沖，ckc降為低電平，晶體管t1斷開(kāi)，q點(diǎn)浮空，由于c1的電荷保持作用，晶體管t21和t22仍然導(dǎo)通，cka此時(shí)為高電平，并且基于自舉原理，q點(diǎn)電位被自舉到高于高電平vgh的水平，從而保證t21和t22可以持續(xù)導(dǎo)通，從而對(duì)單元電路輸出端持續(xù)充電，并被快速的上拉到高電平。

此時(shí)，由于晶體管t23的漏極電壓為vq，而它的源極電壓為vgh，柵極電壓也為vgh，因此t23的vgs＝0<vth，于是t23仍然處于斷開(kāi)狀態(tài)?？梢?jiàn)，t23的加入不會(huì)干擾到自舉過(guò)程，t21和t22能夠正常地將單元電路輸出端電位上拉到vgh。

在下拉階段，cka降低到低電平，單元電路輸出端的電壓vout也被下拉到低電平。

下拉后的低電平維持階段是一個(gè)很長(zhǎng)的電壓保持階段，在這個(gè)階段里，時(shí)鐘信號(hào)cka仍然會(huì)在vgh和vgl之間不停地跳變。在這個(gè)階段，當(dāng)cka為vgh時(shí)，t23的柵極被耦合到高電平，而其源、漏電極均被下拉到低電平vgl，于是t23導(dǎo)通，從而t21的柵極和源極被短接到一起。對(duì)于t21來(lái)說(shuō)，其漏極電位是cka，其柵極-源極電壓差為0，因此t21能夠較好地被斷開(kāi)。t21可以等效為如圖3中所示的與泄漏電流方向相反連接的二極管。同時(shí)，t22的柵極和漏極因?yàn)閠23的導(dǎo)通而被耦合在一起，因此可以等效為與泄漏電流方向相同連接的二極管。如圖3所示，在低電平維持階段當(dāng)t23導(dǎo)通的時(shí)候，t21和t22可以等效為兩個(gè)背靠背耦合(陽(yáng)極耦合在一起)的二極管。

本實(shí)施例中的移位寄存器單元電路結(jié)構(gòu)在設(shè)置了與cka輸入端至單元電路輸出端的泄漏電流方向相反的等效二極管結(jié)構(gòu)的基礎(chǔ)上，增加了與該二極管背靠背設(shè)置的等效二極管。從理論上講，對(duì)二極管施加反向偏壓，二極管并不是完全關(guān)斷，而是有非常小的電流流過(guò)。在此情況下，針對(duì)這種背靠背等效二極管結(jié)構(gòu)，即便有可以流過(guò)t21等效的二極管的泄漏電流，要想使t22構(gòu)成的等效二極管導(dǎo)通，在t21和t22連接節(jié)點(diǎn)處的電壓也要達(dá)到t22構(gòu)成的等效二極管的開(kāi)啟電壓才可以。因此，上述結(jié)構(gòu)能夠更好的避免時(shí)鐘信號(hào)cka對(duì)輸出vout的影響。

另外，t23的源極耦合到t21和t22之間的節(jié)點(diǎn)而不是單元電路輸出端，因此受負(fù)載的影響更小，在自舉和上拉階段t23的源極電位可以更快的達(dá)到高電平，因此可以抑制通過(guò)t23的漏電流。

圖5是傳統(tǒng)的移位寄存器單元電路的節(jié)點(diǎn)q的電壓和單元電路輸出端電壓vout的波形。圖6是根據(jù)本申請(qǐng)一個(gè)實(shí)施例的移位寄存器單元電路的節(jié)點(diǎn)q的電壓和單元電路輸出端電壓vout的波形。其中，虛線部分是移位寄存器電路中節(jié)點(diǎn)q電壓的波形，實(shí)線部分是單元電路輸出端電壓vout的波形。

如圖5所示，對(duì)于傳統(tǒng)的移位寄存器單元電路結(jié)構(gòu)而言，由于cgd的存在，在低電平維持階段當(dāng)cka跳變?yōu)楦唠娖綍r(shí)，q點(diǎn)上會(huì)有較高幅度的耦合電壓。相應(yīng)地，在這個(gè)時(shí)候，單元電路輸出端電壓vout中的噪聲電壓也較大。相比較而言，如圖6所示，對(duì)于根據(jù)本申請(qǐng)一個(gè)實(shí)施例的移位寄存器單元電路結(jié)構(gòu)而言，在低電平維持階段q點(diǎn)的電壓跳變幅度被顯著的減少。這是因?yàn)樵诘碗娖骄S持階段q點(diǎn)通過(guò)t22(等效為陽(yáng)極耦合到q點(diǎn)、陰極耦合到單元電路輸出端的二極管)耦合到輸出端vout，而vout端上一般均有柵極線的大負(fù)載電容，這就使得q點(diǎn)上的等效電容增大。而q點(diǎn)上電壓跳變的幅度與t21上寄生電容與q點(diǎn)上電容的比值正相關(guān)。于是本實(shí)施例公布的這種移位寄存器結(jié)構(gòu)對(duì)于抑制q點(diǎn)上電壓的跳變具有顯著的優(yōu)勢(shì)。另一個(gè)方面，由于背靠背的等效二極管設(shè)計(jì)，即使q點(diǎn)上存在著電壓跳變量，vout的電壓仍然能夠較好地保持在低電平電位。因此，本申請(qǐng)實(shí)施例中的移位寄存器單元電路能極大地提高對(duì)于時(shí)鐘饋通效應(yīng)的抑制能力。

圖7所示為根據(jù)本申請(qǐng)一個(gè)的實(shí)施例的用于柵極驅(qū)動(dòng)電路中的移位寄存器單元電路結(jié)構(gòu)。根據(jù)一個(gè)實(shí)施例，用于顯示系統(tǒng)的柵極驅(qū)動(dòng)電路中的移位寄存器單元除了輸入控制模塊720和輸出驅(qū)動(dòng)模塊740外，還可以包含下拉和維持模塊760。

根據(jù)一個(gè)實(shí)施例，下拉和維持模塊760可以包括：晶體管t3，其柵極耦合到節(jié)點(diǎn)q，其源極耦合到低電平vss，其漏極耦合到節(jié)點(diǎn)p；電容c2，其第一端耦合到時(shí)鐘信號(hào)cka，其第二端耦合到節(jié)點(diǎn)p；晶體管t4，其柵極耦合到節(jié)點(diǎn)p，其漏極耦合到節(jié)點(diǎn)q，其源極耦合到低電平vss；晶體管t5，其柵極耦合到節(jié)點(diǎn)p，其漏極耦合到單元電路輸出端，其源極耦合到低電平vss；晶體管t6，其柵極耦合到時(shí)鐘信號(hào)ckb，其漏極耦合到單元電路輸出端，其源極耦合到低電平vss。

在自舉和上拉階段，當(dāng)vin為高電平的時(shí)候，節(jié)點(diǎn)q的電壓為高電平，晶體管t3打開(kāi)，低電平維持模塊760的控制節(jié)點(diǎn)p被下拉到低電平vss，于是晶體管t4和晶體管t5關(guān)斷。

在下拉階段，當(dāng)時(shí)鐘信號(hào)ckb為高電平時(shí)，則晶體管t6被打開(kāi)，單元電路輸出端電壓vout通過(guò)t6被下拉到低電平電壓vss。

在低電平維持階段，節(jié)點(diǎn)q的電壓為低電平，晶體管t3被關(guān)斷。當(dāng)時(shí)鐘信號(hào)cka為高電平時(shí)，通過(guò)電容c2的耦合，低電平維持模塊760中的節(jié)點(diǎn)p的電壓被拉到高電平，晶體管t4和晶體管t5導(dǎo)通，把節(jié)點(diǎn)q的電壓和單元電路輸出端電壓vout維持在低電平電壓vss。

圖8所示為圖7中用于柵極驅(qū)動(dòng)電路中的移位寄存器單元電路的實(shí)施例在低電平維持階段的等效電路圖。類(lèi)似于前面的分析，在低電平維持階段，移位寄存器單元可以等效為背靠背連接的兩個(gè)二極管，其中一個(gè)二極管導(dǎo)通時(shí)另一個(gè)截止。即使在低電平維持階段由于時(shí)鐘饋通的影響，q點(diǎn)存在饋通電壓，也不可能存在較大的泄漏電流流過(guò)背靠背的二極管。

圖9所示為根據(jù)本申請(qǐng)另一實(shí)施例的用于tft集成柵極驅(qū)動(dòng)電路中的移位寄存器單元電路的結(jié)構(gòu)圖。在這個(gè)實(shí)施例中，單元電路仍然包括輸入控制模塊920，輸出驅(qū)動(dòng)模塊940和下拉維持模塊960。各模塊中所包括的晶體管也與圖7所示的實(shí)施例相同，只有晶體管t23的連接方式有所不同。如圖9所示，晶體管t23的源極耦合到單元電路輸出端而不是耦合到晶體管t22的漏極和t21的源極。

這樣一來(lái)，t22的柵極通過(guò)t23被短接到t22的源極，t21的柵極被耦合到單元電路輸出端。在低電平維持階段，這兩個(gè)晶體管可等效為兩個(gè)同向設(shè)置的二極管結(jié)構(gòu)如圖10所示，t22可以等效為陽(yáng)極耦合到單元電路輸出端，陰極耦合到t21的二極管；t21可以等效為陽(yáng)極耦合到t22等效二極管的陰極，其陰極可以耦合到cka輸入端。

如圖10所示，在低電平維持階段，t21和t22等效為兩個(gè)同向串聯(lián)的與泄漏電流方向相反的方式連接的二極管。這樣的結(jié)構(gòu)可以降低分配到單個(gè)反向二極管上的電壓。由于反向二極管的泄漏電流與加于結(jié)上的電壓呈指數(shù)關(guān)系，故與只有一個(gè)等效的反接二極管相比，這樣的結(jié)構(gòu)可以進(jìn)一步減小從cka到單元電路輸出端的泄漏電流。

圖11所示為根據(jù)本申請(qǐng)又一個(gè)的實(shí)施例的用于柵極驅(qū)動(dòng)電路中的移位寄存器單元電路結(jié)構(gòu)。類(lèi)似于圖7所示的移位寄存器單元電路結(jié)構(gòu)，本實(shí)施例單元電路也包括輸入控制模塊1120，輸出驅(qū)動(dòng)模塊1140和下拉維持模塊1160。各模塊所包含的晶體管與圖7也相同，但是晶體管t23柵極耦合到p點(diǎn)而不是時(shí)鐘信號(hào)cka的輸入端。

圖12所示為根據(jù)本申請(qǐng)又一個(gè)的實(shí)施例的用于柵極驅(qū)動(dòng)電路中的移位寄存器單元電路結(jié)構(gòu)。類(lèi)似于圖9所示的移位寄存器單元電路結(jié)構(gòu)，本實(shí)施例單元電路也包括輸入控制模塊1220，輸出驅(qū)動(dòng)模塊1240和下拉維持模塊1260。各模塊所包含的晶體管與圖9也相同，但是晶體管t23柵極耦合到p點(diǎn)而不是時(shí)鐘信號(hào)cka的輸入端。

圖11與圖12所示的單元電路與圖7和圖9所示的單元電路分別相比，不同之處在于，t23的柵極耦合到節(jié)點(diǎn)p，而不是耦合到時(shí)鐘信號(hào)cka輸入端。即cka通過(guò)電容c2耦合得到的電壓vp來(lái)控制t23的通斷。

這樣設(shè)計(jì)的好處在于，在上拉和自舉階段，單元電路輸出端電壓vout的上升是需要一定的時(shí)間的，也就是說(shuō)并不是在瞬間上升到高電平。在vout的上升過(guò)程中，如果t23的柵極是耦合到cka的輸入端且cka為高電平的時(shí)候，晶體管t23的柵源電壓就有可能大于vth，因此就可能存在著通過(guò)t23的泄漏電流。t23的泄漏電流將造成自舉和上拉階段，節(jié)點(diǎn)q上電荷量的減少，影響到t21和t22的導(dǎo)通能力。但是，在圖11和圖12所示的這兩個(gè)實(shí)施例中，將t23的柵極耦合到p點(diǎn)，p點(diǎn)電位因c2的耦合而升高。于是t23的柵極電壓將小于cka的高電平，這就減小了t23的柵源電壓，因此可以避免在上拉和自舉階段因t23的柵源電壓大于閾值電壓而導(dǎo)通產(chǎn)生泄漏電流。

圖13所示為根據(jù)本申請(qǐng)一個(gè)實(shí)施例的顯示器柵極驅(qū)動(dòng)電路示意框圖。該柵極驅(qū)動(dòng)電路可以包括移位寄存器和多條信號(hào)線。其中，移位寄存器可以是由n個(gè)圖7、圖9、圖11或圖12所示的移位寄存器單元組成的，n可以是大于等于2的正整數(shù)。

根據(jù)一個(gè)實(shí)施例，柵極驅(qū)動(dòng)電路中的移位寄存器可以采用例如圖4所示的ck1-ck4這4路時(shí)鐘信號(hào)，一個(gè)低電平電壓信號(hào)vss和一個(gè)起始信號(hào)stv。對(duì)于第一級(jí)移位寄存器單元電路來(lái)說(shuō)，輸入信號(hào)vin可以是起始信號(hào)stv，而對(duì)于其他級(jí)單元電路來(lái)說(shuō)，例如第n級(jí)的單元電路，輸入信號(hào)vin可以是第n-1級(jí)的單元電路的輸出gn-1。所有的柵極驅(qū)動(dòng)電路單元電路的vss端子都連接到低電平電壓信號(hào)線vss。

每一級(jí)的柵極驅(qū)動(dòng)電路單元電路的時(shí)鐘信號(hào)cka和ckb輸入端可以分別連接到兩個(gè)非交疊的時(shí)鐘信號(hào)上。對(duì)于連續(xù)四級(jí)近鄰的柵極驅(qū)動(dòng)電路單元來(lái)說(shuō)，cka和ckb可以分別是圖4所示的時(shí)序圖中的clk1和clk3,clk2和clk4,clk3和clk1,clk4和clk2。當(dāng)然，各級(jí)單元電路時(shí)鐘信號(hào)并不限于這一種安排方式，只要相鄰兩級(jí)的移位寄存器單元的同一個(gè)時(shí)鐘信號(hào)輸入端接收到的時(shí)鐘信號(hào)相差至少一個(gè)相位即可。另外，采用本申請(qǐng)介紹的移位寄存器也不局限于采用四個(gè)時(shí)鐘信號(hào)，只要滿足上述要求即可。

圖14所示為根據(jù)本申請(qǐng)一個(gè)實(shí)施例的一種顯示器。該顯示器可以包括柵極驅(qū)動(dòng)電路1401，數(shù)據(jù)驅(qū)動(dòng)電路1402，像素矩陣1403，柵極驅(qū)動(dòng)線1404和數(shù)據(jù)驅(qū)動(dòng)線1405。這種顯示器可以是液晶顯示器，有機(jī)發(fā)光顯示器，量子點(diǎn)發(fā)光顯示器或電子紙顯示器等。柵極驅(qū)動(dòng)電路1401產(chǎn)生掃描信號(hào)，并通過(guò)柵極驅(qū)動(dòng)線1404傳遞到像素矩陣1403中，控制像素矩陣1403逐行打開(kāi)，以寫(xiě)入數(shù)據(jù)。而數(shù)據(jù)驅(qū)動(dòng)電路1402則產(chǎn)生每行所需的數(shù)據(jù)電壓，通過(guò)數(shù)據(jù)驅(qū)動(dòng)線1405傳遞到像素矩陣內(nèi)。本實(shí)施例中的柵極驅(qū)動(dòng)電路可以包括本申請(qǐng)所提供的移位寄存器。根據(jù)一個(gè)實(shí)施例，在本申請(qǐng)所提供的顯示器中，柵極驅(qū)動(dòng)電路1401與像素矩陣1403形成在相同的基板上。

圖15所示為根據(jù)本申請(qǐng)一個(gè)實(shí)施例的產(chǎn)生柵極驅(qū)動(dòng)信號(hào)方法的流程圖。根據(jù)一個(gè)實(shí)施例，顯示器的柵極驅(qū)動(dòng)模塊中的移位寄存器中包括多級(jí)移位寄存器單元，這個(gè)方法可以由除最后一級(jí)外的任一移位寄存器單元執(zhí)行以下操作，其中每個(gè)移位寄存器單元包括輸入控制模塊、輸出驅(qū)動(dòng)模塊和下拉維持模塊。

在步驟1502，輸入控制模塊接收并存儲(chǔ)輸入控制信號(hào)；

在步驟1504，輸出驅(qū)動(dòng)模塊在所述輸入控制模塊的控制下將時(shí)鐘信號(hào)的有效電平傳輸?shù)絾卧娐份敵龆?，并且在所述時(shí)鐘信號(hào)有效電平輸出結(jié)束后在接收到下一個(gè)有效電平之前，所述輸出驅(qū)動(dòng)模塊中的至少一個(gè)晶體管等效為與所述時(shí)鐘信號(hào)輸入端和所述單元電路輸出端之間的泄漏電流方向相反連接的二極管；

在步驟1506，下拉和維持模塊在輸出結(jié)束后將所述輸出端的電壓下拉到低電平并在所述輸出驅(qū)動(dòng)模塊接收到下一個(gè)輸入信號(hào)之前對(duì)所述單元電路輸出端電壓進(jìn)行下拉和維持。

本申請(qǐng)?zhí)峁┑囊莆患拇嫫麟娐芬约鞍ㄟ@種移位寄存器的柵極驅(qū)動(dòng)電路和顯示器具有以下優(yōu)勢(shì)：

本申請(qǐng)移位寄存器電路內(nèi)部以及輸出端噪聲較低，因而與移位寄存器相關(guān)的面板內(nèi)問(wèn)題減少，例如顯示像素的錯(cuò)充電、電荷泄漏、饋通效應(yīng)等。

本申請(qǐng)移位寄存器電路的功耗值低。移位寄存器電路內(nèi)部或者輸出端上的噪聲電壓均會(huì)造成動(dòng)態(tài)功耗的增加。由于移位寄存器電路內(nèi)部或者外部節(jié)點(diǎn)上電壓跳變量的減少，電路的總功耗值的減少。

本申請(qǐng)移位寄存器電路的內(nèi)部泄漏電流小，因此電路速度較快。在常規(guī)的移位寄存器結(jié)構(gòu)里，需要額外的電路結(jié)構(gòu)來(lái)抑制饋通效應(yīng)，穩(wěn)定內(nèi)部或者輸出端的電壓。但是這些額外增加的電路結(jié)構(gòu)，容易造成預(yù)充電或者自舉階段的電荷泄漏，這就會(huì)影響移位寄存器電路的速度。

本申請(qǐng)移位寄存器電路的可靠性高。在傳統(tǒng)的設(shè)計(jì)中，大部分的電路失效都和tft長(zhǎng)時(shí)間工作后驅(qū)動(dòng)力下降、饋通抑制能力下降等因素相關(guān)。本申請(qǐng)的移位寄存器結(jié)構(gòu)對(duì)時(shí)鐘饋通效應(yīng)的抑制力更強(qiáng)，所以增強(qiáng)了移位寄存器電路和包含其的柵極驅(qū)動(dòng)電路以及顯示器的可靠性。

雖然已經(jīng)通過(guò)例子對(duì)本申請(qǐng)的一些特定實(shí)施例進(jìn)行了詳細(xì)說(shuō)明，但是本領(lǐng)域的技術(shù)人員應(yīng)該理解，以上例子僅是為了進(jìn)行說(shuō)明，而不是為了限制本申請(qǐng)的范圍。本領(lǐng)域的技術(shù)人員應(yīng)該理解，可在不脫離本申請(qǐng)的范圍和精神的情況下，對(duì)以上實(shí)施例進(jìn)行修改。本申請(qǐng)的范圍由所附權(quán)利要求來(lái)限定。