P連接，使第一節(jié)點P復位為低電平，致使所述下拉晶體管M6截止，高電平的第二時鐘信號CLKB經(jīng)所述第二電容C2傳輸至第一復位模塊204的第一復位晶體管Ml和第二復位晶體管M2的柵極，輔助復位模塊，使第一復位晶體管Ml和第二復位晶體管M2導通，第一復位晶體管Ml和第二復位晶體管M2的導通致使Gout復位為低電平，即主輸出端Gout與低電平VGL信號源連接。
[0102]上述實施例中，在第一復位階段，在復位信號輸入端輸入的高電平的第一復位信號，觸發(fā)第一復位模塊的正常啟動，使第一復位晶體管Ml和第二復位晶體管M2導通后實現(xiàn)在向每一級移位寄存電路的開關晶體管輸入初始信號之前，將第一節(jié)點和主輸出端的電壓復位，使得每一級的移位寄存電路產(chǎn)生的柵極驅動信號不受薄膜晶體管的閾值電壓的漂移的影響，保證移位寄存器的正常驅動和顯示單元的正常顯示。相對于現(xiàn)有技術，在沒有增加薄膜晶體管的情況下，解決了現(xiàn)有技術中存在的柵極驅動裝置中的薄膜晶體管因閾值電壓的漂移會對顯示單元的驅動產(chǎn)生異常，導致顯示單元的異常顯示的問題。
[0103]上述實施例中，在第二復位階段，第二復位模塊接收下一級移位寄存器電路的主輸出端輸出的高電平第二復位信號，觸發(fā)第二復位模塊啟動，使每一級移位寄存電路中第一復位模塊包括的第一復位晶體管Ml和第二復位晶體管M2，實現(xiàn)當下一級的移位寄存電路的輸出端輸出高電平驅動信號并向該移位寄存電路反饋的復位信號時，將第一節(jié)點和主輸出端的電壓復位，以使該級移位寄存電路不再向顯示單元的柵極輸出高電平驅動信號。
[0104]實施例6
[0105]基于上述實施例3提供的一種移位寄存器，以及如圖5所示的一種移位寄存器工作時序圖，本發(fā)明實施例提供了一種移位寄存器的每一級移位寄存電路的驅動方法，該方法包括:
[0106]第一復位階段，電平信號生成階段、低電平驅動信號輸出階段、高電平驅動信號輸出階段、第二復位階段；
[0107]優(yōu)選的，在第一復位階段，在所述復位信號輸入端輸入第一復位信號RESET，致使所述第一復位模塊204的第三復位晶體管MO、第一復位晶體管M1、第二復位晶體管M2導通，致使所述第一節(jié)點P以及所述主輸出端的電壓復位為低電平；
[0108]具體的，在第一復位階段，在所述復位信號輸入端輸入高電平的第一復位信號RESET，致使所述第一復位模塊204的第三復位晶體管MO作為二極管導通，第三復位晶體管MO的導通使高電平復位信號傳輸至第一復位晶體管M1、第二復位晶體管M2的柵極，致使第一復位晶體管M1、第二復位晶體管M2導通，第一復位晶體管M1、第二復位晶體管M2導通后，所述第一節(jié)點P以及所述主輸出端Gout的電壓復位為低電平，即第一節(jié)點P以及所述主輸出端Gout均與低電平VGL信號源連接。
[0109]本實施例中的電平信號生成階段、低電平驅動信號輸出階段、高電平驅動信號輸出階段、第二復位階段的驅動過程具體參見實施例3，此處不再累述。
[0110]上述實施例中，在第一復位階段，在復位信號輸入端輸入的高電平的第一復位信號，使作為二極管使用的薄膜晶體管MO導通，觸發(fā)第一復位模塊的正常啟動，使第一復位晶體管Ml和第二復位晶體管M2導通后實現(xiàn)在向每一級移位寄存電路的開關晶體管輸入初始信號之前，將第一節(jié)點和主輸出端的電壓復位，使得每一級的移位寄存電路產(chǎn)生的柵極驅動信號不受薄膜晶體管的閾值電壓的漂移的影響，保證移位寄存器的正常驅動和顯示單元的正常顯示。
[0111]盡管已描述了本發(fā)明的優(yōu)選實施例，但本領域內(nèi)的技術人員一旦得知了基本創(chuàng)造性概念，則可對這些實施例作出另外的變更和修改。所以，所附權利要求意欲解釋為包括優(yōu)選實施例以及落入本發(fā)明范圍的所有變更和修改。
[0112]顯然，本領域的技術人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權利要求及其等同技術的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
【主權項】
1.一種移位寄存器，包括多級級聯(lián)的移位寄存電路，其特征在于，每一級移位寄存電路，包括: 主輸出端，用于輸出驅動信號； 主輸入模塊，用于接收初始信號； 第一輸出模塊，連接于所述主輸入模塊和所述主輸出端之間，用于根據(jù)第二時鐘信號輸出高電平驅動信號，所述主輸入模塊和所述第一輸出模塊之間的節(jié)點為第一節(jié)點；第二輸出模塊，與所述主輸出端連接，用于根據(jù)第一時鐘信號輸出低電平驅動信號；還包括: 第一復位模塊，用于根據(jù)復位信號輸入端輸入的第一復位信號，使所述第一節(jié)點和所述主輸出端復位為低電平； 其中，所述第一復位模塊包括:第一復位晶體管M1，第二復位晶體管M2 ;所述第一復位晶體管Ml的柵極、所述第二復位晶體管M2的柵極均與所述復位信號輸入端連接，所述第一復位晶體管Ml的第一電極與所述第一節(jié)點連接，所述第二復位晶體管M2的第一電極與所述主輸出端連接；所述第一復位晶體管Ml的第二電極、所述第二復位晶體管M2的第二電極均與低電平信號輸入端連接； 第二復位模塊，連接于所述第一節(jié)點和所述第一復位模塊之間，用于接收下一級移位寄存器電路輸出的第二復位信號，使所述第一節(jié)點和所述主輸出端復位為低電平。
2.如權利要求1所述的移位寄存器，其特征在于，所述第一復位模塊還包括:第三復位晶體管MO ； 所述第三復位晶體管MO的柵極、第一電極連接所述復位信號輸入端，第二電極連接所述第一復位晶體管Ml的柵極、所述第二復位晶體管M2的柵極。
3.如權利要求1或2所述的移位寄存器，其特征在于，所述第二復位模塊包括第四復位晶體管M7 ； 所述第四復位晶體管M7的柵極與下一級移位寄存器電路的主輸出端連接，第一電極與所述第一復位晶體管Ml的第一電極連接，第二電極與低電平控制信號輸入端連接。
4.如權利要求1或2所述的移位寄存器，其特征在于，所述主輸入模塊包括開關晶體管M3 ； 所述開關晶體管M3的柵極與初始信號輸入端連接，第一電極與高電平控制信號輸入端連接，第二電極與所述第一節(jié)點連接。
5.如權利要求1或2所述的移位寄存器，其特征在于，所述第一輸出模塊包括第一電容Cl和上拉晶體管M4 ； 其中，所述第一電容Cl連接于所述第一節(jié)點和所述主輸出端之間，所述上拉晶體管M4的柵極與所述第一節(jié)點連接，第一電極與第二時鐘信號輸入端連接，第二電極與所述主輸出端連接。
6.如權利要求1或2所述的移位寄存器，其特征在于，所述第二輸出模塊包括晶體管M5 ； 所述晶體管M5的柵極與第一時鐘信號輸入端連接，第一電極與所述主輸出端連接，第二電極與低電平信號輸入端連接。
7.如權利要求1或2所述的移位寄存器，其特征在于，在所述第一節(jié)點和所述第一輸出模塊之間還接入有下拉模塊；所述下拉模塊包括:下拉晶體管M6和第二電容C2 ; 其中，所述下拉晶體管M6的柵極與所述第一節(jié)點連接，第一電極與所述第二電容C2的第一端連接，第二電極與低電平信號輸入端連接，所述第二電容C2的第二端與所述第一輸出模塊的第二時鐘信號輸入端連接。
8.—種應用于如權利要求1-7任一項所述的移位寄存器的每一級移位寄存電路的驅動方法，其特征在于，所述每一級移位寄存電路包括第一復位階段； 在第一復位階段，在所述復位信號輸入端輸入第一復位信號，致使所述第一復位模塊的第一復位晶體管M1、第二復位晶體管M2導通，所述第一節(jié)點以及所述主輸出端的電壓復位為低電平。
9.如權利要求8所述的驅動方法，其特征在于， 在第一復位階段，在所述復位信號輸入端輸入第一復位信號，致使所述第一復位模塊的第三復位晶體管MO、第一復位晶體管M1、第二復位晶體管M2導通，致使所述第一節(jié)點以及所述主輸出端的電壓復位為低電平。
10.如權利要求8或9所述的驅動方法，其特征在于，所述每一級移位寄存電路還包括:電平信號生成階段、低電平驅動信號輸出階段、高電平驅動信號輸出階段和第二復位階段； 在電平信號生成階段，在所述主輸入端輸入初始信號，致使所述第一節(jié)點為高電平，所述第一復位模塊的第一復位晶體管Ml和第二復位晶體管M2的柵極為低電平； 在低電平驅動信號輸出階段，在所述第一時鐘信號輸入端輸入高電平的第一時鐘信號，致使第二輸出模塊向所述主輸出端輸出低電平驅動信號； 在高電平驅動信號輸出階段，在所述第二時鐘信號輸入端輸入高電平的第二時鐘信號，致使第一輸出模塊向所述主輸出端輸出高電平驅動信號； 在第二復位階段，所述第二復位模塊接收下一級移位寄存器電路的主輸出端輸出的高電平第二復位信號，致使所述第一節(jié)點復位為低電平，所述第一復位模塊的第一復位晶體管Ml和第二復位晶體管M2的柵極輸入高電平的第二時鐘信號，致使所述主輸出端復位為低電平。
【專利摘要】本發(fā)明公開了一種移位寄存器及其驅動方法，移位寄存器，包括多級級聯(lián)的移位寄存電路，每一級移位寄存電路，包括：主輸出端，主輸入模塊，第一輸出模塊，第二輸出模塊，主輸入模塊和第一輸出模塊之間的節(jié)點為第一節(jié)點；還包括：第一復位模塊，用于根據(jù)復位信號輸入端輸入的第一復位信號，使第一節(jié)點和主輸出端復位為低電平；第二復位模塊，用于接收下一級移位寄存器電路輸出的第二復位信號，使第一節(jié)點和主輸出端復位為低電平。第一復位模塊實現(xiàn)在輸入初始信號之前，將第一節(jié)點和主輸出端的電壓復位，使柵極驅動信號不受薄膜晶體管的閾值電壓的漂移的影響，解決了現(xiàn)有技術中薄膜晶體管因閾值電壓的漂移導致顯示單元異常顯示的問題。
【IPC分類】G11C19-28, G09G3-36
【公開號】CN104575419
【申請?zhí)枴緾N201410738158
【發(fā)明人】孫云剛
【申請人】上海天馬微電子有限公司, 天馬微電子股份有限公司
【公開日】2015年4月29日
【申請日】2014年12月4日