均能存儲32M bit的文件，兩片通過JTAG鏈串聯(lián)可存儲64M bit文件，完全滿足程序設(shè)計驗證的需求。
[0022]所述Flash芯片，作為非易失存儲器，用于存儲仿真驗證的程序代碼或數(shù)據(jù)文件，它包含24位地址線和16位數(shù)據(jù)線，數(shù)據(jù)傳輸帶寬高，數(shù)據(jù)存取速度快，在頁模式下讀取一次僅需25ns，適合設(shè)計仿真驗證的需要，可以協(xié)助FPGA芯片I充分發(fā)揮其并行處理數(shù)據(jù)的能力。
[0023]所述DDR3芯片，作為程序運行的存儲內(nèi)存，包含15條地址線和16條數(shù)據(jù)線，工作頻率比較高，內(nèi)核時鐘頻率可達200MHz，數(shù)據(jù)傳輸速率快，配合FPGA芯片I使用，可以滿足大數(shù)據(jù)高速傳輸?shù)囊螅浞煮w現(xiàn)FPGA并行處理的優(yōu)勢。
[0024]所述FRAM芯片，為鐵電存儲器，也是非易失存儲器，它的優(yōu)勢也在于存取數(shù)據(jù)的速度快，在頁模式下的操作頻率可達40MHz，類似SRAM，非常適合高速數(shù)據(jù)通信的需求。
[0025]所述晶振芯片，均為抗抖動時鐘發(fā)生器，一個為100MHz，用于提供FPGA芯片I系統(tǒng)工作的時鐘；另一個為13.56MHz，提供用于模擬非接觸式智能卡工作的時鐘。
[0026]所述電源轉(zhuǎn)換芯片，將輸入的5V電壓分別轉(zhuǎn)化為1.0V提供給FPGA芯片I的VCCINT，1.8V 為 PROM 供電，2.5V 提供給 FPGA 的 VCCAUX 電壓，3.3V 給 FPGA 的 VCCO,Flash芯片、FRAM芯片和DDR3芯片供電，電源芯片功率較大，可以滿足開發(fā)板大負荷運行時的供電需求。
[0027]所述USB芯片，采用賽普拉斯的高集成、低功耗USB2.0微控制器CY7C68014A芯片，數(shù)據(jù)傳輸速率可以達到每秒53MB以上，可以實現(xiàn)USB2.0最大的帶寬。
[0028]所述串口芯片，采用低功耗、高速率的RS-232收發(fā)器，只需5V供電，傳輸速率可達120kbps，而其關(guān)斷模式下的功耗可以控制在5uW以內(nèi)。
[0029]所述三組撥碼開關(guān)，一組用于調(diào)整FPGA芯片I的配置模式，可設(shè)為主動模式也可設(shè)為被動模式；其余兩組可用于FPGA編程使用，通過開關(guān)可調(diào)整對應(yīng)變量的狀態(tài)。
[0030]所述復(fù)位按鍵，用于為FPGA芯片I提供系統(tǒng)硬件復(fù)位。
[0031]所述十二個LED指示燈，三個用于顯示電源的工作狀態(tài)，一個顯示FPGA芯片I配置完成信號，其余八個LED可被用于編程，以顯示程序的運行結(jié)果。
[0032]所述JTAG接口，通過JTAG鏈與FPGA芯片I和PROM芯片串行連接，可用于燒寫配置文件和調(diào)試驗證開發(fā)板。
[0033]所述串口和USB 口，調(diào)試開發(fā)板和正常運行程序時，用作數(shù)據(jù)通信的接口。
[0034]所述兩排預(yù)留對外接口，均為2.0mm間距、2x40pin的插座，信號直接由FPGA芯片I的I/O引腳引出，預(yù)留用于擴展底板，或與其他開發(fā)板進行通信。
【主權(quán)項】
1.一種FPGA可拆裝且高速運行的驗證開發(fā)板，其特征在于:包括開發(fā)板(3)、位于開發(fā)板(3 )上的插座(2 )和可拆卸連接于插座(2 )上的FPGA芯片(I)，開發(fā)板(3 )上設(shè)有與插座(2)封裝形式相對應(yīng)的焊盤，插座(2)焊接在所述焊盤上；插座(2)上設(shè)有與FPGA芯片(I)的錫球相對應(yīng)的管腳(5)，管腳(5)上端與FPGA芯片(I)的錫球相連，下端與開發(fā)板(3)上的走線相連接，F(xiàn)PGA芯片(I)通過插座(2)的管腳(5)實現(xiàn)與開發(fā)板(3)上各元件的電連接；所述開發(fā)板(3)上還設(shè)有Flash芯片、FRAM芯片、DDR3芯片、PROM芯片、晶振芯片、電源轉(zhuǎn)換芯片、串口芯片、USB芯片、撥碼開關(guān)、復(fù)位按鍵、LED指示燈、JTAG接口、串口、USB 口、對外預(yù)留接口，所述芯片均通過開發(fā)板(3)上的走線與插座(2)的管腳(5)相連。
2.根據(jù)權(quán)利要求1所述的FPGA可拆裝且高速運行的驗證開發(fā)板，其特征在于:所述FPGA芯片(I)通過鎖緊裝置(4)實現(xiàn)與插座(2)的可拆卸連接，鎖緊裝置(4)使FPGA芯片(O的錫球與插座(2)的管腳(5)緊緊壓接在一起，實現(xiàn)與開發(fā)板(3)的連通。
3.根據(jù)權(quán)利要求2所述的FPGA可拆裝且高速運行的驗證開發(fā)板，其特征在于:所述鎖緊裝置(4)為夾捏式接觸裝置，由應(yīng)力簧片作為彈性元件提供接觸動力，引導(dǎo)插座(2)的管腳(5 )去壓接FPGA芯片(I)的錫球。
4.根據(jù)權(quán)利要求1或2所述的FPGA可拆裝的驗證開發(fā)板，其特征在于:所述插座(2)的管腳(5)在數(shù)量、間距和排列方式上與FPGA芯片(I)的錫球相一致。
5.根據(jù)權(quán)利要求4所述的FPGA可拆裝且高速運行的驗證開發(fā)板，其特征在于:所述插座(2)內(nèi)含1156個間距為1.0mm的管腳(5)，采用34 * 34的方陣排列，用于固定錫球直徑為0.6_±0.1mm的BGA封裝的FPGA芯片。
6.根據(jù)權(quán)利要求5所述的FPGA可拆裝且高速運行的驗證開發(fā)板，其特征在于:所述FPGA 芯片(I)型號為 Virtex-5 XC5VLX155，封裝為 FFG1153。
【專利摘要】本發(fā)明公開了一種FPGA可拆裝且高速運行的驗證開發(fā)板，包括開發(fā)板、位于開發(fā)板上的插座和可拆卸連接于插座上的FPGA芯片，開發(fā)板上設(shè)有與插座封裝形式相對應(yīng)的焊盤，插座焊接在所述焊盤上；插座上設(shè)有與FPGA錫球相對應(yīng)的管腳，管腳上端與FPGA芯片的錫球相連，下端與開發(fā)板上的走線相連接，F(xiàn)PGA芯片通過插座的管腳實現(xiàn)與開發(fā)板上各元件的電連接；為配合FPGA芯片運行速度較快的特點，在其周圍同時布局了可高速存取數(shù)據(jù)的存儲器（Flash芯片、FRAM芯片和DDR3芯片），根據(jù)FPGA編程，這些芯片可被單獨調(diào)用，也可同時調(diào)用，以保證開發(fā)板的高速運行。FPGA芯片在開發(fā)板上可以通過手工拆裝，不需要其他設(shè)備，拆裝方便，而且不會損壞芯片，可以反復(fù)拆裝；同時，該開發(fā)板設(shè)計充分發(fā)揮了FPGA芯片對數(shù)據(jù)并行處理的優(yōu)勢，可完全滿足設(shè)計驗證的需求。
【IPC分類】G09B23-18, G05B19-042
【公開號】CN104616574
【申請?zhí)枴緾N201510042745
【發(fā)明人】王磊, 王明宇, 鄧波
【申請人】山東華翼微電子技術(shù)股份有限公司
【公開日】2015年5月13日
【申請日】2015年1月28日