移位寄存器單元、柵極驅(qū)動裝置以及顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本公開涉及顯示技術(shù)的領(lǐng)域，更具體地涉及一種移位寄存器單元、以及使用該移位寄存器單元的柵極驅(qū)動裝置以及顯示裝置。
【背景技術(shù)】
[0002]作為與現(xiàn)有的液晶顯示裝置的驅(qū)動電路相關(guān)的技術(shù)，本領(lǐng)域已經(jīng)開發(fā)出GOA(Gate-driver on Array)技術(shù)。GOA電路通常包括多個級聯(lián)的移位寄存器單元，每一個移位寄存器單元分別與相鄰行的移位寄存器單元相連接，每一個移位寄存器單元均對應(yīng)一行柵線，每一個移位寄存器單元在輸出柵極驅(qū)動信號的同時會將輸出信號提供給下一個移位寄存器單元，以保證下一個移位寄存器單元在下一個時鐘周期內(nèi)實現(xiàn)柵極驅(qū)動信號的輸出。
[0003]在現(xiàn)有技術(shù)中，通常采用薄膜晶體二極管(TFT)來使移位寄存器單元的輸出信號的電位下拉為低電平。然而，下拉TFT的占空比通常情況下都會大于99%，從而使得下拉TFT急劇老化，整體電路出現(xiàn)問題，影響產(chǎn)品壽命。

【發(fā)明內(nèi)容】

[0004]本公開的目標(biāo)是提供一種移位寄存器單元、以及使用該移位寄存器單元的柵極驅(qū)動裝置以及顯示裝置來部分或全部解決上述的缺點。
[0005]根據(jù)本公開的一個方面，提供了一種移位寄存器單元，其包括上拉模塊、輸入模塊、復(fù)位模塊、第一下拉模塊、第二下拉模塊、第一控制模塊、第二控制模塊、第一狀態(tài)清除模塊和第二狀態(tài)清除模塊。上拉模塊連接第一時鐘信號端口、上拉控制節(jié)點(PU)以及信號輸出端，用于根據(jù)上拉控制節(jié)點的電位和所述第一時鐘信號端口輸入的第一時鐘信號將信號輸出端輸出的信號上拉為高電平，所述上拉控制節(jié)點為上拉模塊與輸入模塊的連接點；輸入模塊連接信號輸入端以及上拉控制節(jié)點，用于根據(jù)信號輸入端輸入的信號控制上拉控制節(jié)點的電位；復(fù)位模塊連接復(fù)位信號端、第一時鐘信號端口、上拉控制節(jié)點以及信號輸出端，用于根據(jù)復(fù)位信號端輸入的信號和第一時鐘信號將上拉控制節(jié)點的電位和信號輸出端輸出的信號下拉為低電平；第一下拉模塊連接第一時鐘信號端口、輸入第二時鐘信號的第二時鐘信號端口、第一控制節(jié)點、上拉控制節(jié)點以及信號輸出端，用于在第一時鐘信號電位為高且第二時鐘信號電位為低時將上拉控制節(jié)點的電位和信號輸出端輸出的信號下拉為低電平，第一控制節(jié)點為第一下拉模塊與第一控制模塊的連接點；第二下拉模塊連接第一時鐘信號端口、第二時鐘信號端口、第二控制節(jié)點、上拉控制節(jié)點以及信號輸出端，用于在第一時鐘信號電位為低且第二時鐘信號電位為高時將上拉控制節(jié)點的電位和信號輸出端輸出的信號下拉為低電平，第二控制節(jié)點為第二下拉模塊與第二控制模塊的連接點；第一控制模塊連接信號輸出端和第一控制節(jié)點，用于在信號輸出端輸出信號時停用第一下拉模塊；第二控制模塊連接信號輸入端和第二控制節(jié)點，用于在信號輸入端輸入信號時停用第二下拉模塊；第一狀態(tài)清除模塊連接第二時鐘信號端口和第一控制節(jié)點，用于在第二時鐘信號電位為高時清除第一下拉模塊的狀態(tài)；第二狀態(tài)清除模塊連接第一時鐘信號端口和第二控制節(jié)點，用于在第一時鐘信號電位為高時清除第二下拉模塊的狀態(tài)。
[0006]上述移位寄存器單元采用第一時鐘信號和第二時鐘信號來進行交替互相下拉，從而維持輸出信號的穩(wěn)定。而且電路結(jié)構(gòu)當(dāng)中的所有TFT的占空比均小于50%，從而極大地提升了 TFT的壽命。
[0007]根據(jù)本公開的另一個方面，提供了一種柵極驅(qū)動裝置，包括多個所述的移位寄存器單元，其中所述多個移位寄存器單元相互級聯(lián)，除第一個移位寄存器單元和最后一個移位寄存器單元外，其余每個移位寄存器單元的信號輸出端都連接與其相鄰的下一個移位寄存器單元的輸入端以及連接與其相鄰的上一個移位寄存器單元的復(fù)位信號端；其中所述第一個移位寄存器單元的信號輸入端輸入幀起始信號，信號輸出端與第二個移位寄存器單元的信號輸入端連接，所述最后一個移位寄存器單元的信號輸出端連接與其相鄰的上一個移位寄存器單元的復(fù)位信號端。
[0008]在實施例中，相鄰兩級移位寄存器單元的第一時鐘信號端口輸入的時鐘信號互為反相，第二時鐘信號端口輸入的時鐘信號互為反相。
[0009]根據(jù)本發(fā)明的又一個方面，提供了一種顯示裝置，其包括如上所述的柵極驅(qū)動電路。
[0010]本
【發(fā)明內(nèi)容】
被提供來以簡化形式引入在下面在【具體實施方式】中被進一步描述的構(gòu)思的選擇。本
【發(fā)明內(nèi)容】
不旨在識別所要求保護的主題的關(guān)鍵特征或必要特征，它也不旨在用來幫助確定所要求保護的主題的范圍。
【附圖說明】
[0011]現(xiàn)將參考示出本發(fā)明的實施例的附圖更詳細(xì)地描述本發(fā)明的上述和其它方面。
[0012]圖1圖示了根據(jù)本公開的一個實施例的移位寄存器單元的示意圖；
圖2圖示了根據(jù)本公開的一個實施例的移位寄存器單元的一個示意性結(jié)構(gòu)圖；
圖3圖示了根據(jù)本公開的一個實施例的移位寄存器單元的信號時序圖；以及圖4圖示了根據(jù)本公開的一個實施例的柵極驅(qū)動裝置的示意性結(jié)構(gòu)圖。
【具體實施方式】
[0013]下面的實施例作為例子被提供使得本公開內(nèi)容將是徹底的且完整的，并且將完全地將本發(fā)明的范圍傳達(dá)給本領(lǐng)域的技術(shù)人員。本公開內(nèi)容在代表性實施例的上下文中被闡述，代表性實施例在任何方面不旨在為限制性的。
[0014]本發(fā)明的所有實施例中采用的晶體管可以是薄膜晶體管或場效應(yīng)管或者其它具有相同特性的器件。在本發(fā)明的實施中，每個晶體管的源極和漏極可以互換地使用，因此為了描述方便，將其中的一個稱為第一極，另一個稱為第二極。
[0015]圖1圖示了根據(jù)本公開的一個實施例的移位寄存器單元的示意圖。如圖1所示，所述移位寄存器單元100包括上拉模塊101、輸入模塊102、復(fù)位模塊103、第一下拉模塊104、第二下拉模塊105、第一控制模塊106、第二控制模塊107、第一狀態(tài)清除模塊108和第二狀態(tài)清除模塊109。所述上拉模塊連接第一時鐘信號端口 CLK1、上拉控制節(jié)點PU以及信號輸出端OUTPUT_N (以級聯(lián)結(jié)構(gòu)中的第N個移位寄存器單元為例)，用于根據(jù)上拉控制節(jié)點的電位和所述第一時鐘信號端口輸入的第一時鐘信號將信號輸出端輸出的信號上拉為高電平，所述上拉控制節(jié)點為上拉模塊與輸入模塊的連接點。所述輸入模塊連接信號輸入端INPUT_N (其通常連接上一個移位寄存器單元的信號輸出端口 0UTPUT_N-1)以及上拉控制節(jié)點，用于根據(jù)信號輸入端輸入的信號控制上拉控制節(jié)點的電位。所述復(fù)位模塊連接復(fù)位信號端RST_N (其通常連接下一個移位寄存器單元的信號輸出端口 0UTPUT_N+1)、第一時鐘信號端口、上拉控制節(jié)點以及信號輸出端，用于根據(jù)復(fù)位信號端輸入的信號和第一時鐘信號端口輸入的第一時鐘信號時將上拉控制節(jié)點的電位和信號輸出端輸出的信號下拉為低電平。第一下拉模塊連接第一時鐘信號端口、輸入第二時鐘信號的第二時鐘信號端口 CLK2、第一控制節(jié)點CN1、上拉控制節(jié)點以及信號輸出端，用于在第一時鐘信號電位為高且第二時鐘信號電位為低時將上拉控制節(jié)點的電位和信號輸出端輸出的信號下拉為低電平，第一控制節(jié)點為第一下拉模塊與第一控制模塊的連接點