第三、第五薄膜晶體管T3、T5打開，第二、第四薄膜晶體管T2、T4關(guān)閉，第三節(jié)點X寫入?yún)⒖茧妷篤ref，第二節(jié)點S寫入電源負(fù)電壓VSS，有機發(fā)光二極管OLED被放電；在所述數(shù)據(jù)信號寫入階段2中，所述第二、第三、第五薄膜晶體管T2、T3、T5打開，第四薄膜晶體管T4關(guān)閉，第二節(jié)點S與第三節(jié)點X的電位維持不變，數(shù)據(jù)信號Data逐行寫入第一節(jié)點G，并儲存在第一電容Cl中；在所述閾值電壓補償階段3中，所述第二、第三、第四薄膜晶體管T2、T3、T4關(guān)閉，第五薄膜晶體管T5打開，第三節(jié)點X的電位維持不變，第二節(jié)點S的電位因第一薄膜晶體管Tl即驅(qū)動薄膜晶體管源極跟隨提升至VData—Vth—π，其中Vth—T1表示所述第一薄膜晶體管Tl即驅(qū)動薄膜晶體管的閾值電壓，Vllata表示數(shù)據(jù)信號Data電壓；在所述驅(qū)動發(fā)光階段4中，第二、第三、第五薄膜晶體管關(guān)閉，第四薄膜晶體管T4開啟一個脈沖時間后關(guān)閉，所述第四薄膜晶體管T4在其開啟時間內(nèi)使得第一節(jié)點G即第一薄膜晶體管Tl的柵極電位與第三節(jié)點X的電位相同，所述有機發(fā)光二極管OLED發(fā)光，且流經(jīng)所述有機發(fā)光二極管OLED的電流與第一薄膜晶體管Tl的閾值電壓、有機發(fā)光二極管OLED的閾值電壓無關(guān)。
[0091 ] 該AMOLED像素驅(qū)動電路能夠有效補償?shù)谝槐∧ぞw管Tl即驅(qū)動薄膜晶體管及有機發(fā)光二級管OLED的閾值電壓變化，使AMOLED的顯示亮度較均勻，提升顯示品質(zhì)。
[0092]請參閱圖4至圖7，結(jié)合圖2、圖3，在上述AMOLED像素驅(qū)動電路的基礎(chǔ)上，本發(fā)明還提供一種AMOLED像素驅(qū)動方法，包括如下步驟:
[0093]步驟1、提供一上述如圖2所示的采用5T2C結(jié)構(gòu)的AMOLED像素驅(qū)動電路，此處不再對該電路進行重復(fù)描述。
[0094]步驟2、請參閱圖3與圖4，在一幀圖像Iframe的顯示過程中，首先進入初始化階段I?
[0095]所述第一全局信號Gl提供高電位，第二全局信號G2提供高電位，第三全局信號G3及掃描信號Scan均提供低電位，第三、第五薄膜晶體管T3、T5打開，第二、第四薄膜晶體管T2、T4關(guān)閉，第三節(jié)點X寫入?yún)⒖茧妷篤ref，第二節(jié)點S寫入電源負(fù)電壓VSS，有機發(fā)光二極管OLED被放電。
[0096]步驟3、請參閱圖3與圖5，進入數(shù)據(jù)信號寫入階段2。
[0097]所述第一全局信號Gl提供高電位，第二全局信號G2提供高電位，第三全局信號G3提供低電位，所述掃描信號Scan逐行提供脈沖信號，第二、第三、第五薄膜晶體管T2、T3、T5打開，第四薄膜晶體管Τ4關(guān)閉，第三節(jié)點X的電位維持在參考電壓Vref、第二節(jié)點S的電位維持在電源負(fù)電壓VSS，數(shù)據(jù)信號Data逐行寫入第一節(jié)點G，并儲存在第一電容Cl中，第一薄膜晶體管Tl打開。
[0098]步驟4、請參閱圖3與圖6，進入閾值電壓補償階段3。
[0099]所述第一全局信號Gl提供高電位，第二全局信號G2、第三全局信號G3、及掃描信號Scan均提供低電位，第二、第三、第四薄膜晶體管T2、T3、T4關(guān)閉，第五薄膜晶體管Τ5打開，第三節(jié)點X的電位維持在參考電壓Vref，此時，由于第三薄膜晶體管Τ3關(guān)閉不再向第二節(jié)點S提供電源負(fù)電壓VSS，第一、第二電容C1、C2串聯(lián)于第一薄膜晶體管Tl即驅(qū)動薄膜晶體管的柵極與源極之間，所述第一薄膜晶體管Tl即驅(qū)動薄膜晶體管被驅(qū)動為源極跟隨器，第二節(jié)點S電位升高，直至第一薄膜晶體管Tl的柵源極電壓(即第一節(jié)點G與第二節(jié)點S之間的電位差)等于第一薄膜晶體管Tl的閾值電壓，即第二節(jié)點S電位提升至:
[0100]Vs= V Data— V th T1
[0101]其中，Vs表示所述第二節(jié)點S的電位即所述第一薄膜晶體管Tl的源極電位，V th T1表示所述第一薄膜晶體管Tl即驅(qū)動薄膜晶體管的閾值電壓，Vllata表示數(shù)據(jù)信號Data電壓。
[0102]在該閾值電壓補償階段3中，所述第二電容C2兩端的電位差為Vref —(VData—Vth—Tl)。
[0103]步驟5、請參閱圖3與圖7，進入驅(qū)動發(fā)光階段4。
[0104]所述第一全局信號Gl提供低電位、第二全局信號G2提供低電位，第三全局信號G3提供一脈沖信號后保持低電位，掃描信號Scan提供低電位，第二、第三、第五薄膜晶體管T2、T3、T5關(guān)閉，第四薄膜晶體管T4開啟一個脈沖時間后關(guān)閉；所述第四薄膜晶體管T4在其開啟時間內(nèi)使得第一節(jié)點G的電位即第一薄膜晶體管Tl的柵極電位與第三節(jié)點X的電位相同，BP:
[0105]Vg= Vref
[0106]其中，Ve表示所述第一節(jié)點G的電位即所述第一薄膜晶體管Tl的柵極電位；
[0107]所述第二節(jié)點S的電位即第一薄膜晶體管Tl的源極電位為:
[0108]Vs — V Data — V th—η
[0109]其中，Vs表示第二節(jié)點S的電位即所述第一薄膜晶體管Tl的源極電位，Vth n表示所述第一薄膜晶體管Tl即驅(qū)動薄膜晶體管的閾值電壓，Vllata表示數(shù)據(jù)信號Data電壓。進一步地，已知的，計算流經(jīng)有機發(fā)光二極管OLED的電流的公式為:
[0110]I = l/2Cox ( μ ff/L) (Vgs — Vth)2 (I)
[0111]其中I為有機發(fā)光二極管OLED的電流、μ為驅(qū)動薄膜晶體管的載流子迀移率、W和L分別為驅(qū)動薄膜晶體管的溝道的寬度和長度、Vgs為驅(qū)動薄膜晶體管的柵極與源極之間的電壓、Vth為驅(qū)動薄膜晶體管的閾值電壓。在本發(fā)明中，驅(qū)動薄膜晶體管的閾值電壓Vth即為所述第一薄膜晶體管Tl的閾值電壓Vth T1;Vgs為所述第一節(jié)點G的電位即所述第一薄膜晶體管Tl的柵極電位與所述第二節(jié)點S的電位即所述第一薄膜晶體管Tl的源極電位之間的差值，即有:
[0112]Vgs = VG—Vs
[0113]= Vref - (VData—V th T1)
[0114]= Vref - VData+Vth_T1 (2)
[0115]將(2)式代入(I)式得:
[0116]I = l/2Cox(yff/L) (Vref — VData+Vth—T1— V th—T1)2
[0117]= 1/2COX ( μ ff/L) (Vref — VData)2
[0118]由此可見，流經(jīng)所述有機發(fā)光二極管OLED的電流I與所述第一薄膜晶體管Tl的閾值電壓Vth n、有機發(fā)光二極管OLED的閾值電壓Vth 、及電源負(fù)電壓VSS無關(guān)，實現(xiàn)了補償功能，能夠有效補償驅(qū)動薄膜晶體管即所述第一薄膜晶體管Tl及有機發(fā)光二級管OLED的閾值電壓變化，使AMOLED的顯示亮度較均勻，提升顯示品質(zhì)。
[0119]請參閱圖9，當(dāng)驅(qū)動薄膜晶體管即第一薄膜晶體管Tl的閾值電壓分別漂移0V、+0.5V、- 0.5V時，流經(jīng)所述有機發(fā)光二極管OLED的電流變化量不會超過20 %，有效保證了有機發(fā)光二極管OLED的發(fā)光穩(wěn)定性，使AMOLED的顯示亮度較均勻。
[0120]請參閱圖10，當(dāng)所述有機發(fā)光二極管OLED的閾值電壓分別漂移0V、+0.5V、一 0.5V時，流經(jīng)所述有機發(fā)光二極管OLED的電流變化量不會超過20%，有效保證了有機發(fā)光二極管OLED的發(fā)光穩(wěn)定性，使AMOLED的顯示亮度較均勻。
[0121]綜上所述，本發(fā)明的AMOLED像素驅(qū)動電路及像素驅(qū)動方法，采用5T2C結(jié)構(gòu)的像素驅(qū)動電路對每一像素中驅(qū)動薄膜晶體管的閾值電壓及有機發(fā)光二極管的閾值電壓進行補償，且數(shù)據(jù)信號的寫入和閾值電壓的補償分開進行，采用第一、第二、第三全局信號來控制整個面板中所有的像素驅(qū)動電路，通過驅(qū)動薄膜晶體管源極跟隨的方式有效補償了每一像素中驅(qū)動薄膜晶體管及有機發(fā)光二級管的閾值電壓變化，使AMOLED的顯示亮度較均勻，提升顯示品質(zhì)。
[0122]以上所述，對于本領(lǐng)域的普通技術(shù)人員來說，可以根據(jù)本發(fā)明的技術(shù)方案和技術(shù)構(gòu)思作出其他各種相應(yīng)的改變和變形，而所有這些改變和變形都應(yīng)屬于本發(fā)明權(quán)利要求的保護范圍。
【主權(quán)項】
1.一種AMOLED像素驅(qū)動電路，其特征在于，包括:第一薄膜晶體管(Tl)、第二薄膜晶體管(T2)、第三薄膜晶體管(T3)、第四薄膜晶體管(T4)、第五薄膜晶體管(T5)、第一電容(Cl)、第二電容(C2)、及有機發(fā)光二極管(OLED)； 所述第一薄膜晶體管(Tl)的柵極電性連接于第一節(jié)點(G)，源極電性連接于第二節(jié)點(S)，漏極電性連接于電源正電壓(VDD); 所述第二薄膜晶體管(T2)的柵極電性連接于掃描信號(Scan)，源極電性連接于數(shù)據(jù)信號(Data)，漏極電性連接于第一節(jié)點(G); 所述第三薄膜晶體管(T3)的柵極電性連接于第二全局信號(G2)，源極電性連接于電源負(fù)電壓(VSS)，漏極電性連接于第二節(jié)點(S); 所述第四薄膜晶體管(T4)的柵極電性連接于第三全局信號(G3)，源極電性連接于第三節(jié)點(X)，漏極電性連接于第一節(jié)點(G)； 所述第五薄膜晶體管(T5)的柵極電性連接于第一全局信號(G1)，源極電性連接于參考電壓(Vref)，漏極