移位寄存器及其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路、顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于顯示技術(shù)領(lǐng)域，具體涉及一種移位寄存器及其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路、顯示裝置。
【背景技術(shù)】
[0002]TFT-LCD (Thin Film Transistor-Liquid Crystal Display，薄膜晶體管液晶顯不裝置)實(shí)現(xiàn)一幀畫面顯示的基本原理是通過柵極(gate)驅(qū)動(dòng)從上到下依次對(duì)每一行像素輸入一定寬度的方波進(jìn)行選通，再通過源極(source)驅(qū)動(dòng)每一行像素所需的信號(hào)依次從上往下輸出。目前制造這樣一種結(jié)構(gòu)的顯示器件通常是柵極驅(qū)動(dòng)電路和源極驅(qū)動(dòng)電路通過COF(Chip On Film，覆晶薄膜)或C0G(Chip On Glass，芯片直接固定在玻璃上)工藝制作在玻璃面板上的，但是當(dāng)分辨率較高時(shí)，柵極驅(qū)動(dòng)電路和源極驅(qū)動(dòng)電路的輸出均較多，驅(qū)動(dòng)電路的長(zhǎng)度也將增大，這將不利于模組驅(qū)動(dòng)電路的壓焊(Bonding)工藝。
[0003]為了克服以上問題，現(xiàn)有顯示器件的制造采用GOA(Gate Drive On Array)電路的設(shè)計(jì)，相比現(xiàn)有的COF或COG工藝，其不僅節(jié)約了成本，而且可以做到面板兩邊對(duì)稱的美觀設(shè)計(jì)，同時(shí)也可省去柵極驅(qū)動(dòng)電路的Bonding區(qū)域以及外圍布線空間，從而實(shí)現(xiàn)了顯示裝置窄邊框的設(shè)計(jì)，提高了顯示裝置的產(chǎn)能和良率。但是現(xiàn)有的GOA電路的設(shè)計(jì)也存在著一定的問題，如圖1所示，現(xiàn)有的GOA電路中的每個(gè)移位寄存器的薄膜晶體管(TFT)的個(gè)數(shù)較多(即M1-M6?M8-M11)，且每個(gè)移位寄存器只能用于驅(qū)動(dòng)一行柵線，故占用空間較大，所以進(jìn)一步減小GOA電路的占用空間，才可以實(shí)現(xiàn)真正意義上的窄邊框設(shè)計(jì)。

【發(fā)明內(nèi)容】

[0004]本發(fā)明所要解決的技術(shù)問題包括，針對(duì)現(xiàn)有的移位寄存器存在的問題，提供一種結(jié)構(gòu)簡(jiǎn)單、性能較好的移位寄存器及其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路、顯示裝置。
[0005]解決本發(fā)明技術(shù)問題所采用的技術(shù)方案是一種移位寄存器，包括:輸入模塊、輸出上拉模塊、復(fù)位降噪模塊；其中，
[0006]所述輸入模塊，連接信號(hào)輸入端、第二時(shí)鐘信號(hào)輸入端、電源電壓端以及上拉控制節(jié)點(diǎn)，用于在所述信號(hào)輸入端所輸入的信號(hào)和所述第二時(shí)鐘信號(hào)輸入端所輸入的第二時(shí)鐘信號(hào)的控制下，通過電源電壓端所輸入的電源電壓和所述信號(hào)輸入端所輸入的信號(hào)為上拉控制節(jié)點(diǎn)充電，上拉控制節(jié)點(diǎn)為輸入模塊和輸出上拉模塊之間的連接點(diǎn)；
[0007]所述輸出上拉模塊，連接第一時(shí)鐘信號(hào)輸入端、上拉控制節(jié)點(diǎn)以及信號(hào)輸出端，用于根據(jù)所述上拉控制節(jié)點(diǎn)的電位控制，將信號(hào)輸出端的電位進(jìn)行上拉；
[0008]所述復(fù)位降噪模塊，連接第二時(shí)鐘信號(hào)輸入端、復(fù)位信號(hào)輸入端、低電壓端以及信號(hào)輸出端，用于在所述第二時(shí)鐘信號(hào)輸入端所輸入的第二時(shí)鐘信號(hào)、復(fù)位信號(hào)輸入端所輸入的復(fù)位信號(hào)的控制下，通過低電壓端輸入的低電壓信號(hào)將上拉控制節(jié)點(diǎn)和信號(hào)輸出端所輸出的信號(hào)進(jìn)行復(fù)位以及降低輸出噪聲。
[0009]優(yōu)選的是，所述移位寄存器還包括:輔助降噪模塊，
[0010]所述輔助降噪模塊，連接第一時(shí)鐘信號(hào)輸入端和復(fù)位降噪模塊，用于在所述第一時(shí)鐘信號(hào)輸入端所輸入的第一時(shí)鐘信號(hào)的控制下，通過所述復(fù)位降噪模塊降低上拉控制節(jié)點(diǎn)和信號(hào)輸出端所輸出的信號(hào)進(jìn)行復(fù)位的輸出噪聲。
[0011]優(yōu)選的是，所述移位寄存器還包括:下拉模塊；
[0012]所述下拉模塊，連接下拉節(jié)點(diǎn)、上拉控制節(jié)點(diǎn)以及低電壓端，用于在上拉控制節(jié)點(diǎn)的控制下，通過低電壓端輸入的低電壓信號(hào)將下拉節(jié)點(diǎn)的電位拉低；其中下拉節(jié)點(diǎn)為復(fù)位降噪模塊和下拉模塊之間的連接點(diǎn)。
[0013]進(jìn)一步優(yōu)選的是，所述輸入模塊包括:第一晶體管和第五晶體管；其中，
[0014]所述第一晶體管的第一極連接電源電壓端，第二極連接上拉控制節(jié)點(diǎn)，控制極連接信號(hào)輸入端；
[0015]所述第五晶體管的第一極連接信號(hào)輸入端，第二極連接上拉控制節(jié)點(diǎn)，控制極連接第二時(shí)鐘信號(hào)輸入端。
[0016]進(jìn)一步優(yōu)選的是，所述輸出上拉模塊包括:第三晶體管和第一存儲(chǔ)電容；其中，
[0017]所述第三晶體管的第一極連接第一時(shí)鐘信號(hào)輸入端，第二極連接信號(hào)輸出端，控制極連接上拉控制節(jié)點(diǎn)；
[0018]所述第一存儲(chǔ)電容的第一端連接上拉控制節(jié)點(diǎn)，第二端連接信號(hào)輸出端。
[0019]進(jìn)一步優(yōu)選的是，所述復(fù)位降噪模塊包括:第二晶體管、第四晶體管，以及第二存儲(chǔ)電容，其中，
[0020]所述第二晶體管的第一極連接上拉控制節(jié)點(diǎn)，第二極連接低電壓端，控制極連接復(fù)位信號(hào)輸入端；
[0021]所述第四晶體管的第一極連接信號(hào)輸出端，第二極連接低電壓端，控制極連接下拉節(jié)點(diǎn)；
[0022]所述第二存儲(chǔ)電容的第一端連接第二時(shí)鐘信號(hào)輸入端，第二端連接第四晶體管的控制極。
[0023]進(jìn)一步優(yōu)選的是，所述輔助降噪模塊包括:第三存儲(chǔ)電容，其中，
[0024]所述第三存儲(chǔ)電容的第一端連接第一時(shí)鐘信號(hào)輸入端，第二端連接第四晶體管的控制極。
[0025]進(jìn)一步優(yōu)選的是，所述下拉模塊包括:第六晶體管；
[0026]所述第六晶體管的第一極連接下拉節(jié)點(diǎn)，第二極連接低電壓端，控制極連接上拉控制節(jié)點(diǎn)。
[0027]解決本發(fā)明技術(shù)問題所采用的技術(shù)方案是一種移位寄存器的驅(qū)動(dòng)方法，其包括:
[0028]預(yù)充電階段:給輸入模塊的信號(hào)輸入端和第二時(shí)鐘信號(hào)輸入端輸入工作電平信號(hào)，并通過電源電壓端所輸入的電源電壓和所述信號(hào)輸入端所輸入的工作電平信號(hào)為上拉控制節(jié)點(diǎn)進(jìn)行充電；
[0029]輸出階段:上拉控制節(jié)點(diǎn)將輸出上拉模塊打開，并通過第一時(shí)鐘信號(hào)輸入端所輸入的信號(hào)上拉信號(hào)輸出端的輸出；
[0030]復(fù)位降噪階段:在所述第二時(shí)鐘信號(hào)輸入端所輸入的第二時(shí)鐘信號(hào)、復(fù)位信號(hào)輸入端所輸入的復(fù)位信號(hào)的控制下，通過低電壓端輸入的低電壓信號(hào)將上拉控制節(jié)點(diǎn)和信號(hào)輸出端所輸出的信號(hào)進(jìn)行復(fù)位以及降低噪聲。
[0031]解決本發(fā)明技術(shù)問題所采用的技術(shù)方案是一種柵極驅(qū)動(dòng)電路，其包括多個(gè)級(jí)聯(lián)的上述的移位寄存器。
[0032]解決本發(fā)明技術(shù)問題所采用的技術(shù)方案是一種顯示裝置，其包括上述的柵極驅(qū)動(dòng)電路。
[0033]本發(fā)明具有如下有益效果:
[0034]由于本發(fā)明的移位寄存器僅包括輸入模塊、輸出上拉模塊、復(fù)位降噪模塊，故其結(jié)構(gòu)簡(jiǎn)單，有助于實(shí)現(xiàn)顯示裝置的窄邊化。本發(fā)明的移位寄存器的驅(qū)動(dòng)方法，時(shí)序簡(jiǎn)單，易于實(shí)現(xiàn)。
【附圖說明】
[0035]圖1為現(xiàn)有的移位寄存器的電路不意圖；
[0036]圖2為本發(fā)明的實(shí)施例1的一種移位寄存器的結(jié)構(gòu)圖；
[0037]圖3為本發(fā)明的實(shí)施例1的另一種移位寄存器的結(jié)構(gòu)圖；
[0038]圖4為圖2所不的移位寄存器的電路不意圖；
[0039]圖5為圖4的工作時(shí)序圖；
[0040]圖6為圖3所不的移位寄存器的電路不意圖；
[0041]圖7為圖6的工作時(shí)序圖；
[0042]圖8為本發(fā)明的實(shí)施例2的柵極驅(qū)動(dòng)電路的示意圖。
【具體實(shí)施方式】
[0043]為使本領(lǐng)域技術(shù)人員更好地理解本發(fā)明的技術(shù)方案，下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)描述。
[0044]本發(fā)明實(shí)施例中的所采用的晶體管可以為薄膜晶體管或場(chǎng)效應(yīng)管或其他特性的相同器件，由于采用的晶體管的源極和漏極是對(duì)稱的，所以其源極、漏極是沒有區(qū)別的。在本發(fā)明實(shí)施例中，為區(qū)分晶體管的源極和漏極，將其中一極稱為第一極，另一極稱為第二極，柵極稱為控制極。此外按照晶體管的特性區(qū)分可以將晶體管分為N型和P型，以下實(shí)施例中是以N型晶體管進(jìn)行說明的，當(dāng)采用N型晶體管時(shí)，第一極為N型晶體管的源極，第二極為N型晶體管的漏極，柵極輸入高電平時(shí)，源漏極導(dǎo)通，P型相反?？梢韵氲降氖遣捎肞型晶體管實(shí)現(xiàn)是本領(lǐng)域技術(shù)人員可以在沒有付出創(chuàng)造性勞動(dòng)前提下輕易想到的，因此也是在本發(fā)明實(shí)施例的保護(hù)范圍內(nèi)的。
[0045]實(shí)施例1:
[0046]如圖2所示，本實(shí)施例提供一種移位寄存器，其包括:輸入模塊、輸出上拉模塊、復(fù)位降噪模塊；其中，所述輸入模塊，連接信號(hào)輸入端Input、第二時(shí)鐘信號(hào)輸入端CLKB、電源電壓端VDD以及上拉控制節(jié)點(diǎn)，用于在所述信號(hào)輸入端Input所輸入的信號(hào)和所述第二時(shí)鐘信號(hào)輸入端CLKB所輸入的第二時(shí)鐘信號(hào)的控制下，通過電源電壓端VDD所輸入的電源電壓和所述信號(hào)輸入端Input所輸入的信號(hào)為上拉控制節(jié)點(diǎn)充電，上拉控制節(jié)點(diǎn)為輸入模塊和輸出上拉模塊之間的連接點(diǎn)；所述輸出上拉模塊，連接第一時(shí)鐘信號(hào)輸入端CLK、上拉控制節(jié)點(diǎn)以及信號(hào)輸出端Output，用于根據(jù)所述上拉控制節(jié)點(diǎn)的電位控制，將信號(hào)輸出端Output的電位進(jìn)行上拉；所述復(fù)位降噪模塊，連接第二時(shí)鐘信號(hào)輸入端CLKB、復(fù)位信號(hào)輸入端RESET、低電壓端VGL以及信號(hào)輸