移位寄存電路及其驅動方法、柵極驅動電路及顯示裝置的制造方法
【技術領域】
[0001]本發(fā)明涉及顯示技術領域，具體涉及一種移位寄存電路及其驅動方法、柵極驅動電路及顯示裝置。
【背景技術】
[0002]相較于傳統(tǒng)工藝，GOA(Gate Drive on Array，陣列基板行驅動)技術不僅可以實現(xiàn)顯示面板兩邊對稱的美觀設計，也省去了芯片的綁定區(qū)域以及例如扇出區(qū)的布線區(qū)域，有利于窄邊框設計的實現(xiàn)。同時，由于可以省去行方向上的芯片綁定工藝，對整體的產(chǎn)能、良率提升也很有利。
[0003]目前，GOA電路多采用薄膜晶體管(Thin Film Transistor,TFT)作為基本的開關元件，可以與顯示區(qū)域內的像素電路通過同樣的工藝形成而大大降低成本。但是，TFT器件可能出于制程等方面的問題而具有較大的關態(tài)漏電流，致使信號間很容易相互干擾而產(chǎn)生噪聲電壓。噪聲電壓的產(chǎn)生不僅會影響輸出信號的穩(wěn)定性、引發(fā)誤輸出等問題，還會造成額外的功率損耗、影響產(chǎn)品性能。

【發(fā)明內容】

[0004]針對現(xiàn)有技術中的缺陷，本發(fā)明提供一種移位寄存電路、驅動方法、柵極驅動電路及顯示裝置，可以抑制電路中的噪聲電壓、減小其對信號穩(wěn)定性的影響，從而提高輸出信號的信噪比、減小電路功耗。
[0005]第一方面，本發(fā)明提供了一種移位寄存電路，包括輸入端、復位端和輸出端，還包括:
[0006]與第一節(jié)點、第二節(jié)點及所述輸入端相連的輸入模塊，用于在輸入端所接信號的控制下上拉所述第一節(jié)點處的電位，并同時釋放所述第二節(jié)點處的噪聲電壓；
[0007]與所述第一節(jié)點及所述輸出端相連的輸出模塊，用于在所述第一節(jié)點為高電平時上拉所述輸出端處的電位；
[0008]與所述第二節(jié)點相連的上拉模塊，用于在時鐘信號的控制下周期性地利用來自高電平偏置電壓線的電流上拉所述第二節(jié)點處的電位；
[0009]與所述第一節(jié)點、所述第二節(jié)點及所述復位端相連的復位模塊，用于在復位端所接信號的控制下下拉所述第一節(jié)點處的電位，并同時釋放所述第二節(jié)點處的噪聲電壓；
[0010]與所述第一節(jié)點、所述第二節(jié)點及所述輸出端相連的下拉模塊，用于在所述第一節(jié)點處電位被下拉前持續(xù)下拉所述第二節(jié)點處的電位，并在所述第二節(jié)點處為高電平時下拉所述第一節(jié)點及所述輸出端處的電位。
[0011]可選地，所述輸入模塊包括第一晶體管與第二晶體管，其中:
[0012]所述第一晶體管的柵極連接所述輸入端，源極與漏極中的一個連接所述輸入端或者第一偏置電壓線，另一個連接所述第一節(jié)點；
[0013]所述第二晶體管的柵極連接所述輸入端，源極與漏極中的一個連接所述第二節(jié)點，另一個連接低電平偏置電壓線。
[0014]可選地，所述復位模塊包括第三晶體管與第四晶體管，其中:
[0015]所述第三晶體管的柵極連接所述復位端，源極與漏極中的一個連接所述復位端或者第二偏置電壓線，另一個連接所述第一節(jié)點；
[0016]所述第四晶體管的柵極連接所述復位端，源極與漏極中的一個連接所述第二節(jié)點，另一個連接低電平偏置電壓線。
[0017]可選地，所述輸出模塊包括第一電容與第五晶體管，其中:
[0018]所述第五晶體管的柵極連接所述第一節(jié)點，源極與漏極中的一個連接第一時鐘信號線，另一個連接所述輸出端；
[0019]所述第一電容的第一端連接所述第一節(jié)點，第二端連接所述輸出端。
[0020]可選地，所述第一電容由所述第五晶體管中相互交疊的柵極金屬層與源漏金屬層形成。
[0021]可選地，所述上拉模塊包括第六晶體管與第七晶體管，其中:
[0022]所述第六晶體管的柵極連接高電平偏置電壓線，源極與漏極中的一個連接第二時鐘信號線，另一個連接所述第七晶體管的柵極；
[0023]所述第七晶體管的源極與漏極中的一個連接高電平偏置電壓線，另一個連接所述第二節(jié)點。
[0024]可選地，所述上拉模塊包括第八晶體管、第九晶體管、第十晶體管，其中:
[0025]所述第八晶體管柵極連接第二時鐘信號線，源極與漏極中的一個連接第一偏置電壓線，另一個連接所述第十晶體管的柵極；
[0026]所述第九晶體管柵極連接第三時鐘信號線，源極與漏極中的一個連接所述第十晶體管的柵極，另一個連接第二偏置電壓線；
[0027]所述第十晶體管的源極與漏極中的一個連接高電平偏置電壓線，另一個連接所述第二節(jié)點。
[0028]可選地，所述上拉模塊還包括連接在所述第十晶體管和所述第二節(jié)點之間的第十一晶體管；所述第十一晶體管的柵極連接高電平偏置電壓線，源極與漏極中的一個連接所述第十晶體管，另一個連接所述第二節(jié)點。
[0029]可選地，所述下拉模塊包括第二電容、第十二晶體管、第十三晶體管、第十四晶體管，其中:
[0030]所述第二電容的第一端連接所述第二節(jié)點，第二端連接低電平偏置電壓線；
[0031]所述第十二晶體管的柵極連接所述第二節(jié)點，源極與漏極中的一個連接所述第一節(jié)點，另一個連接低電平偏置電壓線；
[0032]所述第十三晶體管的柵極連接所述第二節(jié)點，源極與漏極中的一個連接所述輸出端，另一個連接低電平偏置電壓線；
[0033]所述第十四晶體管的柵極連接所述輸出端，源極與漏極中的一個連接所述第二節(jié)點，另一個連接低電平偏置電壓線。
[0034]可選地，所述下拉模塊還包括第十五晶體管；所述第十五晶體管的柵極連接所述第一節(jié)點，源極與漏極中的一個連接所述第二節(jié)點，另一個連接低電平偏置電壓線。
[0035]可選地，所述移位寄存電路還包括:
[0036]位于所述輸入模塊與所述第一節(jié)點之間、以及所述復位模塊與所述第一節(jié)點之間的隔離模塊，用于隔離所述輸入端與所述第一節(jié)點之間、以及所述復位端與所述第一節(jié)點之間的噪聲電壓。
[0037]可選地，所述隔離模塊包括第十六晶體管；所述第十六晶體管的柵極連接高電平偏置電壓線，源極與漏極中的一個連接所述輸入模塊及所述復位模塊，另一個連接所述第一節(jié)點。
[0038]可選地，所述移位寄存電路還包括:
[0039]與所述輸出端相連的穩(wěn)壓模塊，用于在所述輸出端處電位被上拉后通過來自高電平偏置電壓線的電流來穩(wěn)定所述輸出端處的電位。
[0040]可選地，所述穩(wěn)壓模塊包括第十七晶體管；所述第十七晶體管的柵極連接所述輸出端，源極與漏極中的一個連接高電平偏置電壓線，另一個連接所述輸出端。
[0041]第二方面，本發(fā)明還提供了一種上述任意一種移位寄存電路的驅動方法，包括:
[0042]在第一階段內，向所述輸入端施加輸入信號，以使所述輸入模塊上拉所述第一節(jié)點處的電位并釋放所述第二節(jié)點處的噪聲電壓，并使所述輸出模塊在所述第一節(jié)點為高電平的第二階段內上拉所述輸出端處的電位；
[0043]在第三階段內，向所述復位端施加復位信號，以使所述復位模塊下拉所述第一節(jié)點處的電位并同時釋放所述第二節(jié)點處的噪聲電壓，并使所述下拉模塊在第二節(jié)點處為高電平時下拉所述第一節(jié)點及所述輸出端處的電位；
[0044]其中，所述上拉模塊在時鐘信號的控制下周期性地利用來自高電平偏置電壓線的電流上拉所述第二節(jié)點處的電位；所述下拉模塊在所述第一節(jié)點處電位被下拉前持續(xù)下拉所述第二節(jié)點處的電位，以使所述第二節(jié)點處的電位在所述第一節(jié)點處電位被下拉前保持低電平。
[0045]第三方面，本發(fā)明還提供了一種柵極驅動電路，包括多級移位寄存器單元，每一級移位寄存器單元均具有上述任意一種的移位寄存電路的電路結構。
[0046]第四方面，本發(fā)明還提供了一種顯示裝置，包括上述任意一種的柵極驅動電路。
[0047]由上述技術方案可知，本發(fā)明基于上述輸入模塊和上述復位模塊的設置，可以減小輸入端與復位端所接信號對第二節(jié)點處電位的影響；而基于上述上拉模塊的設置，可以隔離時鐘信號與第一節(jié)點而避免相互干擾。因此，本發(fā)明可以抑制電路中的噪聲電壓、減小其對信號穩(wěn)定性的影響，不僅有利于提高輸出信號的信噪比，還有利于電路功耗的降低，提升產(chǎn)品性能。
【附圖說明】
[0048]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)有技術描述中所需要使用的附圖作一簡單的介紹，顯而易見地，下面描述中的附圖是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0049]圖1是本發(fā)明一個實施例中一種移位寄存電路的結構框圖；
[0050]圖2是本發(fā)明一個實施例中一種移位寄存電路的驅動方法的步驟流程示意圖；
[0051]圖3是本發(fā)明一個實施例中一種移位寄存電路的電路結構圖；
[0052]圖4是圖3所不的一種移位寄存電路的電路仿真時序圖；
[0053]圖5是一種對照移位寄存電路的電路仿真時序圖；
[0054]圖6是本發(fā)明又一實施例中一種移位寄存電路的電路結構圖；
[0055]圖7是圖6所不的一種移位寄存電路的電路仿真時序圖。
【具體實施方式】
[0056]為使本發(fā)明實施例的目的、技術方案和優(yōu)點更加清楚，下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有