国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      發(fā)光信號(hào)驅(qū)動(dòng)電路的制作方法

      文檔序號(hào):9434045閱讀:729來(lái)源:國(guó)知局
      發(fā)光信號(hào)驅(qū)動(dòng)電路的制作方法
      【技術(shù)領(lǐng)域】
      [0001]本發(fā)明主要是關(guān)于顯示器領(lǐng)域,更確切地說(shuō),是涉及到一種用于控制有機(jī)發(fā)光二極管像素電路的發(fā)光信號(hào)驅(qū)動(dòng)電路。
      【背景技術(shù)】
      [0002]在平板顯示器領(lǐng)域,由于有機(jī)發(fā)光二極管器件不需要另外的光源就能夠發(fā)光,其視角和對(duì)比度較之常規(guī)的例如液晶顯示器要優(yōu)秀很多。有機(jī)發(fā)光二極管器件能夠用較低的直流電驅(qū)動(dòng),并且具有快速響應(yīng)的特點(diǎn)。在控制像素電路的發(fā)光程序中,除了要產(chǎn)生像素電路陣列的行選通控制信號(hào)之外,為了更精準(zhǔn)的定義流入有機(jī)發(fā)光二極管的驅(qū)動(dòng)電流,設(shè)計(jì)人員在進(jìn)行像素電路設(shè)計(jì)時(shí)就會(huì)考慮加入對(duì)驅(qū)動(dòng)電流進(jìn)行控制的發(fā)光控制單元,期望能夠有效避免在數(shù)據(jù)寫入像素電路過程中可能造成的像素電流不穩(wěn)定的負(fù)面因素,從而不至于引起像素電路中因?yàn)榱鹘?jīng)發(fā)光二極管的紋波電流造成的閃爍感。本發(fā)明的發(fā)光信號(hào)驅(qū)動(dòng)電路正是基于這一考慮,同時(shí)還希望采用最少量的薄膜晶體管總數(shù)量來(lái)極力縮減版圖面積,減小除了像素陣列以外的附加電路占據(jù)的空間以增大顯示器的有源區(qū)面積,因?yàn)橹T多手持設(shè)備的顯示器所要求的窄邊框設(shè)計(jì)是業(yè)界的主流趨勢(shì)。

      【發(fā)明內(nèi)容】

      [0003]在一個(gè)可選實(shí)施例中,本發(fā)明提供了一種發(fā)光信號(hào)驅(qū)動(dòng)電路,包括串聯(lián)在第一、第二參考電壓源之間的皆具有控制端的第一、第二輸出管,所述第一、第二輸出管在導(dǎo)通和關(guān)斷之間切換,以便在所述第一、第二輸出管互連處的輸出節(jié)點(diǎn)將所述第一或第二參考電壓源輸出;還包括第一電容,通過調(diào)整與所述第一電容的一端相連的一個(gè)第三節(jié)點(diǎn)處所存儲(chǔ)的電壓數(shù)據(jù),用以在所述第三節(jié)點(diǎn)處產(chǎn)生一個(gè)動(dòng)態(tài)調(diào)節(jié)信號(hào);還包括第一控制模塊,該第一控制模塊根據(jù)與所述第二輸出管的控制端相連的第二節(jié)點(diǎn)處所產(chǎn)生的第二邏輯信號(hào)和所述動(dòng)態(tài)調(diào)節(jié)信號(hào)的邏輯狀態(tài),來(lái)確定與所述第一輸出管的控制端相連的第一節(jié)點(diǎn)處產(chǎn)生的第一邏輯信號(hào)的邏輯狀態(tài),從而控制所述第一輸出管在導(dǎo)通和關(guān)斷間切換;還包括第二控制模塊,第二控制模塊根據(jù)第一、第二時(shí)鐘信號(hào)和所述動(dòng)態(tài)調(diào)節(jié)信號(hào)的邏輯狀態(tài),來(lái)確定所述第二邏輯信號(hào)的邏輯狀態(tài),從而控制所述第二輸出管在導(dǎo)通和關(guān)斷間切換。
      [0004]上述的發(fā)光信號(hào)驅(qū)動(dòng)電路,所述第一控制模塊包括第一、第二薄膜晶體管,所述第一、第二薄膜晶體管各自皆具有控制端和第一、第二端;所述第一電容的與所述第三節(jié)點(diǎn)相連的一端連接到所述第一薄膜晶體管的控制端,從而通過所述動(dòng)態(tài)調(diào)節(jié)信號(hào)驅(qū)動(dòng)所述第一薄膜晶體管,以及所述第一電容的相對(duì)另一端則連接到所述第一薄膜晶體管的第二端;所述第一薄膜晶體管的第一端輸入所述第二時(shí)鐘信號(hào)而第二端則與所述第二薄膜晶體管的第一端互連于所述第一節(jié)點(diǎn)處;所述第二薄膜晶體管的第二端連接到所述第一參考電壓源以及所述第二薄膜晶體管的控制端連接到所述第二節(jié)點(diǎn)處,從而通過所述第二邏輯信號(hào)驅(qū)動(dòng)所述第二薄膜晶體管。
      [0005]上述的發(fā)光信號(hào)驅(qū)動(dòng)電路,還包括與所述第二薄膜晶體管并聯(lián)的第二電容,其中在所述動(dòng)態(tài)調(diào)節(jié)信號(hào)關(guān)斷所述第一薄膜晶體管的時(shí)刻,所述第二電容連接于所述第一節(jié)點(diǎn)的一端用于保持所述第一薄膜晶體管被關(guān)斷前所述第一節(jié)點(diǎn)具有的電壓水準(zhǔn);或者在所述第一邏輯信號(hào)關(guān)斷所述第二薄膜晶體管的時(shí)刻,所述第二電容連接于所述第一節(jié)點(diǎn)的一端用于保持所述第二薄膜晶體管被關(guān)斷前所述第一節(jié)點(diǎn)具有的電壓水準(zhǔn)。
      [0006]上述的發(fā)光信號(hào)驅(qū)動(dòng)電路,在所述動(dòng)態(tài)調(diào)節(jié)信號(hào)驅(qū)動(dòng)所述第一薄膜晶體管接通的階段所述第二邏輯信號(hào)關(guān)斷所述第二薄膜晶體管,以及在所述第二邏輯信號(hào)驅(qū)動(dòng)所述第二薄膜晶體管接通的階段所述動(dòng)態(tài)調(diào)節(jié)信號(hào)關(guān)斷所述第一薄膜晶體管。
      [0007]上述的發(fā)光信號(hào)驅(qū)動(dòng)電路,在第一控制模塊中,當(dāng)所述動(dòng)態(tài)調(diào)節(jié)信號(hào)具有一個(gè)第一邏輯狀態(tài)(例如低電平)并接通所述第一薄膜晶體管時(shí),將所述第二時(shí)鐘信號(hào)具有的第一邏輯狀態(tài)(例如低電平)或第二邏輯狀態(tài)(例如高電平)通過所述第一薄膜晶體管寫入所述第一節(jié)點(diǎn);或者當(dāng)?shù)诙壿嬓盘?hào)具有第一邏輯狀態(tài)并接通所述第二薄膜晶體管時(shí),將第一參考電壓源具有的邏輯狀態(tài)(例如高電平)通過所述第二薄膜晶體管寫入所述第一節(jié)點(diǎn)。
      [0008]上述的發(fā)光信號(hào)驅(qū)動(dòng)電路,所述第二控制模塊包括第三、第四和第五薄膜晶體管,所述第三至第五薄膜晶體管皆具有控制端和第一、第二端;所述第三薄膜晶體管的第一端輸入一個(gè)激勵(lì)信號(hào)而第二端則與所述第四薄膜晶體管的第一端互連于所述第二節(jié)點(diǎn)處,所述第五薄膜晶體管的第一端連接到所述第四薄膜晶體管的第二端及所述第五薄膜晶體管的第二端連接到所述第一參考電壓源;并且所述第一、第二時(shí)鐘信號(hào)對(duì)應(yīng)分別輸入至所述第三、第四薄膜晶體管各自的控制端,并通過所述第一、第二時(shí)鐘信號(hào)分別驅(qū)動(dòng)所述第三、第四薄膜晶體管,以及所述第五薄膜晶體管的控制端連接于所述第三節(jié)點(diǎn),從而通過所述動(dòng)態(tài)調(diào)節(jié)信號(hào)驅(qū)動(dòng)所述第五薄膜晶體管。
      [0009]上述的發(fā)光信號(hào)驅(qū)動(dòng)電路,還包括第三電容,所述第三電容的一端輸入所述第二時(shí)鐘信號(hào)而另一端則連接于所述第二節(jié)點(diǎn),其中在所述第一時(shí)鐘信號(hào)關(guān)斷所述第三薄膜晶體管的時(shí)刻,所述第三電容連接于所述第二節(jié)點(diǎn)的一端用于保持所述第三薄膜晶體管被關(guān)斷前所述第二節(jié)點(diǎn)具有的電壓水準(zhǔn);或者在所述第二時(shí)鐘信號(hào)關(guān)斷所述第四薄膜晶體管和/或所述動(dòng)態(tài)調(diào)節(jié)信號(hào)關(guān)斷所述第五薄膜晶體管的時(shí)刻,所述第三電容連接于所述第二節(jié)點(diǎn)的一端用于保持所述第四薄膜晶體管和/或所述第五薄膜晶體管被關(guān)斷前所述第二節(jié)點(diǎn)具有的電壓水準(zhǔn)。
      [0010]上述的發(fā)光信號(hào)驅(qū)動(dòng)電路,在所述第一時(shí)鐘信號(hào)驅(qū)動(dòng)所述第三薄膜晶體管接通的階段,所述第四薄膜晶體管、第五薄膜晶體管兩者中至少有一者被關(guān)斷或都被關(guān)斷,以及在所述第二時(shí)鐘信號(hào)驅(qū)動(dòng)所述第四薄膜晶體管接通并且所述動(dòng)態(tài)調(diào)節(jié)信號(hào)驅(qū)動(dòng)所述第五薄膜晶體管接通的階段,所述第一時(shí)鐘信號(hào)關(guān)斷所述第三薄膜晶體管。
      [0011]上述的發(fā)光信號(hào)驅(qū)動(dòng)電路,在第二控制模塊中,當(dāng)所述第一時(shí)鐘信號(hào)具有第一邏輯狀態(tài)(例如低電平)并接通所述第三薄膜晶體管時(shí),將所述激勵(lì)信號(hào)具有的第一邏輯狀態(tài)(例如低電平)或第二邏輯狀態(tài)(例如高電平)通過所述第三薄膜晶體管寫入所述第二節(jié)點(diǎn);或者當(dāng)所述第二時(shí)鐘信號(hào)、動(dòng)態(tài)調(diào)節(jié)信號(hào)均具有第一邏輯狀態(tài)(例如低電平)并分別接通所述第四薄膜晶體管、第五薄膜晶體管時(shí),將所述第一參考電壓源具有的邏輯狀態(tài)(例如高電平)通過導(dǎo)通的所述第四薄膜晶體管、第五薄膜晶體管寫入所述第二節(jié)點(diǎn)。
      [0012]上述的發(fā)光信號(hào)驅(qū)動(dòng)電路,還包括一個(gè)由所述第一時(shí)序信號(hào)和所述第二邏輯信號(hào)驅(qū)動(dòng)的調(diào)節(jié)單元,調(diào)節(jié)單元用于調(diào)節(jié)所述第一電容的連接于所述第三節(jié)點(diǎn)的一端所存儲(chǔ)的電壓數(shù)據(jù),并藉由該變化的電壓數(shù)據(jù)改變所述動(dòng)態(tài)調(diào)節(jié)信號(hào)的邏輯狀態(tài)。
      [0013]上述的發(fā)光信號(hào)驅(qū)動(dòng)電路,所述調(diào)節(jié)單元包括第六、第七薄膜晶體管,所述第六、第七薄膜晶體管各自皆具有控制端和第一、第二端;所述第六薄膜晶體管的第一端連接到所述第三節(jié)點(diǎn)而第二端則輸入所述第一時(shí)鐘信號(hào),所述第七薄膜晶體管的第一端連接到所述第二參考電壓源而第二端連接到所述第三節(jié)點(diǎn);所述第六薄膜晶體管的控制端連接到所述第二節(jié)點(diǎn),從而由所述第二邏輯信號(hào)驅(qū)動(dòng)所述第六薄膜晶體管,以及所述第七薄膜晶體管的控制端輸入所述第一時(shí)鐘信號(hào),從而由所述第一時(shí)鐘信號(hào)驅(qū)動(dòng)所述第七薄膜晶體管。
      [0014]上述的發(fā)光信號(hào)驅(qū)動(dòng)電路,在調(diào)節(jié)單元中,當(dāng)所述第一時(shí)鐘信號(hào)具有第一邏輯狀態(tài)(例如低電平)并接通所述第七薄膜晶體管時(shí),將所述第二參考電壓源具有的邏輯狀態(tài)(例如低電平)通過所述第七薄膜晶體管寫入所述第三節(jié)點(diǎn)以定義所述動(dòng)態(tài)調(diào)節(jié)信號(hào)的邏輯狀態(tài);或者當(dāng)所述第二邏輯信號(hào)具有第一邏輯狀態(tài)(例如低電平)并接通所述六薄膜晶體管時(shí),將所述第一時(shí)鐘信號(hào)具有的第一邏輯狀態(tài)(例如低電平)或第二邏輯狀態(tài)(例如高電平)通過所述第六薄膜晶體管寫入所述第三節(jié)點(diǎn),以定義所述動(dòng)態(tài)調(diào)節(jié)信號(hào)的邏輯狀
      ??τ O
      [0015]上述的發(fā)光信號(hào)驅(qū)動(dòng)電路,所述第六薄膜晶體管為包含了第一、第二子薄膜晶體管的一個(gè)復(fù)合雙管結(jié)構(gòu),所述第一、第二子薄膜晶體管各自皆具有控制端和第一、第二端;所述第一子薄膜晶體管的第二端輸入所述第一時(shí)鐘信號(hào)而第一端和所述第二子薄膜晶體管的第二端互連,以及所述第二子薄膜晶體管的第一端連接到所述第三節(jié)點(diǎn),并且所述第一、第二子薄膜晶體管的控制端都連接到所述第二節(jié)點(diǎn)。
      【附圖說(shuō)明】
      [0016]閱讀以下詳細(xì)說(shuō)明并參照以下附圖之后,本發(fā)明的特征和優(yōu)勢(shì)將顯而易見:
      [0017]圖1是本發(fā)明中發(fā)光信號(hào)驅(qū)動(dòng)電路的基本架構(gòu);
      [0018]圖2是本發(fā)明中發(fā)光信號(hào)驅(qū)動(dòng)電路采用的一種可選時(shí)序的示意圖;
      [0019]圖3Α?3F是控制發(fā)光信號(hào)驅(qū)動(dòng)電路的各個(gè)階段電路中各薄膜晶體管的開關(guān)響應(yīng);
      [0020]圖4是本發(fā)明中發(fā)光信號(hào)驅(qū)動(dòng)電路的輸出結(jié)果。
      【具體實(shí)施方式】
      [0021]參見圖1所展示的發(fā)光驅(qū)動(dòng)電路EOA(Emiss1n Driver on Array)或發(fā)光信號(hào)驅(qū)動(dòng)電路的拓?fù)浣Y(jié)構(gòu),包括串聯(lián)在第一參考電壓源VDD、第二參考電壓源VEE之間的第一輸出管M8和第二輸出管M9,第一輸出管M8的第一端和第二輸出管M9的第二端相互連接于一個(gè)公共的輸出節(jié)點(diǎn)N7,而且第一輸出管M8的第二端連接到一個(gè)節(jié)點(diǎn)N5以及第二輸出管M9的第一端則連接到一個(gè)節(jié)點(diǎn)N6,所提供的第一參考電壓源VDD輸入至該節(jié)點(diǎn)N5以及所提供的第二參考電壓源VEE輸入到節(jié)點(diǎn)N6。設(shè)計(jì)第一參考電壓源VDD的電壓水準(zhǔn)高于第二參考電壓源VEE,并且控制第一輸出管M8在導(dǎo)通和關(guān)斷之間切換和控制第二輸出管M9在導(dǎo)通和關(guān)斷之
      當(dāng)前第1頁(yè)1 2 3 4 5 
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
      1