移位寄存單元、移位寄存器及移位寄存器的驅(qū)動方法
【技術(shù)領(lǐng)域】
[0001]本申請涉及顯示技術(shù)領(lǐng)域，尤其涉及移位寄存單元、移位寄存器及移位寄存器的驅(qū)動方法。
【背景技術(shù)】
[0002]在顯示面板的設(shè)計(jì)中，通常采用移位寄存器輸出移位信號逐行導(dǎo)通與柵線一一對應(yīng)連接的薄膜晶體管，從而將數(shù)據(jù)信號逐行寫入像素陣列中，實(shí)現(xiàn)顯示面板的自動行掃描。移位寄存器一般由多個(gè)移位寄存單元級聯(lián)而成。移位寄存單元的作用為將輸入的單個(gè)脈沖信號移位二分之一個(gè)周期后輸出。
[0003]現(xiàn)有的移位寄存單元設(shè)計(jì)中，一般采用兩個(gè)以上的時(shí)鐘信號進(jìn)行控制。圖1和圖2為現(xiàn)有的兩種移位寄存單元的電路結(jié)構(gòu)示意圖。如圖1所示的移位寄存單元，在信號移位階段，第一時(shí)鐘信號端CK1接入半個(gè)周期的高電平時(shí)鐘信號，第二時(shí)鐘信號端CKB1接入半個(gè)周期的低電平時(shí)鐘信號，輸入端IN1接入高電平信號，此時(shí)，由于第二電容C12的耦合作用，節(jié)點(diǎn)N12保持上一階段的低電平，從而控制第五晶體管M15開啟，將第二時(shí)鐘信號的低電平信號傳輸至輸出端0UT1。與此同時(shí)，由于輸出端0UT1的作用，第一晶體管Mil將被開啟，其將第一電平信號端VGH1的高電平信號傳輸至節(jié)點(diǎn)Nil，使得節(jié)點(diǎn)Nil的電平值為高電平，從而使得第四晶體管M14處于關(guān)閉狀態(tài)。
[0004]在圖1所示電路的移位過程中，由于輸出端0UT1在信號移位的前一個(gè)階段輸出高電平信號，輸出端0UT1輸出的電位由高電位變?yōu)榈碗娢粫r(shí)，第四晶體管M14和第五晶體管M15同時(shí)打開，此時(shí)在第四晶體管M14的第二極和第五晶體管M15的第二極之間產(chǎn)生短路電流，一方面增加了功耗，另一方面第四晶體管M14的第二極的高電位與第五晶體管M15的第二極的低電位之間存在節(jié)點(diǎn)電位競爭，可能導(dǎo)致輸出端0UT1無法輸出正常的移位信號。此外，N12節(jié)點(diǎn)在第一時(shí)鐘信號端CK1為高電平信號的時(shí)間段內(nèi)處于懸浮狀態(tài)，當(dāng)?shù)诙r(shí)鐘信號端CKB1的信號由高電位變?yōu)榈碗娢粫r(shí)，對N12節(jié)點(diǎn)有耦合作用，導(dǎo)致N12節(jié)點(diǎn)電位降低，使得第五晶體管M15打開，電路的輸出狀態(tài)發(fā)生改變。
[0005]圖2為針對圖1所示電路中存在的節(jié)點(diǎn)電位競爭問題及N12節(jié)點(diǎn)懸浮問題所設(shè)計(jì)的改進(jìn)電路，該電路采用三個(gè)時(shí)鐘信號CK1’、CK2’、CK3’進(jìn)行控制，雖然避免了節(jié)點(diǎn)電位競爭和N12節(jié)點(diǎn)懸浮造成的電路失效問題，但需要增加一條時(shí)鐘信號走線，不利于窄邊框的設(shè)計(jì)，且增加了功耗。

【發(fā)明內(nèi)容】

[0006]有鑒于此，期望能夠提供一種運(yùn)行穩(wěn)定的移位寄存單元，進(jìn)一步地，還期望能夠提供一種減少走線、降低功耗的移位寄存單元。為了解決上述一個(gè)或多個(gè)問題，本申請?zhí)峁┝艘莆患拇鎲卧?、移位寄存器及移位寄存器的?qū)動方法。
[0007]第一方面，本申請?zhí)峁┝艘环N移位寄存器，包括:第一節(jié)點(diǎn)控制器，用于根據(jù)第一時(shí)鐘信號端輸入的信號、第二時(shí)鐘信號端輸入的信號、第一電壓信號輸入端輸入的信號、第二電壓信號輸入端輸入的信號、以及輸入信號端輸入的信號，生成第一節(jié)點(diǎn)的電位信號；第二節(jié)點(diǎn)控制器，用于根據(jù)所述輸入信號端輸入的信號、所述第一電壓信號輸入端輸入的信號、第二時(shí)鐘信號端輸入的信號以及所述第二電壓信號輸入端輸入的信號，生成第二節(jié)點(diǎn)的電位信號；第三節(jié)點(diǎn)控制器，用于根據(jù)所述第一時(shí)鐘信號端輸入的信號、第一電壓信號輸入端輸入的信號、第二電壓信號輸入端輸入的信號、所述第一節(jié)點(diǎn)的電位信號以及第二節(jié)點(diǎn)的電位信號，生成第三節(jié)點(diǎn)的電位信號；輸出模塊，用于根據(jù)所述第一電壓信號輸入端輸入的信號、所述第二時(shí)鐘信號端輸入的信號、所述第一節(jié)點(diǎn)的電位信號以及所述第三節(jié)點(diǎn)的電位信號，輸出移位信號。
[0008]第二方面，本申請?zhí)峁┝艘环N移位寄存器，包括級聯(lián)的N個(gè)如本申請第一方面所提供的移位寄存單元；其中，第一級移位寄存單元的輸入端與所述輸入信號端連接，第二級至第N級移位寄存單元中的每一級移位寄存單元的輸入信號端與上一級移位寄存單元的輸出端連接，其中N為正整數(shù)且N>1。
[0009]第三方面，本申請?zhí)峁┝艘环N移位寄存器的驅(qū)動方法，應(yīng)用于本申請第一方面所提供的移位寄存單元，包括:在節(jié)點(diǎn)電位初始化階段，第一節(jié)點(diǎn)控制器根據(jù)第一時(shí)鐘信號端輸入的信號、第三節(jié)點(diǎn)的第二電位信號、第一電壓信號輸入端輸入的第一電位信號、第二電壓信號輸入端輸入的第二電位信號、輸入信號端輸入的第一電位信號，生成第一節(jié)點(diǎn)的第一電位信號，第二節(jié)點(diǎn)控制器根據(jù)輸入信號端輸入的第一電位信號、第一電壓信號輸入端輸入的第一電位信號、第二時(shí)鐘信號端輸入的信號、第二電壓信號輸入端輸入的第二電位信號生成第二節(jié)點(diǎn)的第二電位信號；第三節(jié)點(diǎn)控制器根據(jù)所述第二電壓信號輸入端輸入的第二電位信號、所述第二節(jié)點(diǎn)的第二電位信號、第一時(shí)鐘信號端輸入的信號生成第三節(jié)點(diǎn)的第二電位信號，輸出模塊根據(jù)所述第三節(jié)點(diǎn)的第二電位信號以及所述第一電壓信號輸入端輸入的第一電位信號輸出第一電位信號。
[0010]在信號寫入階段，第一節(jié)點(diǎn)控制器根據(jù)第一時(shí)鐘信號端輸入的第二電位信號、第二電壓信號輸入端輸入的第二電位信號、輸入信號端輸入的第二電位信號生成第一節(jié)點(diǎn)的第二電位信號，第二節(jié)點(diǎn)控制器根據(jù)所述輸入信號端輸入的第二電位信號、所述第一電壓信號輸入端輸入的第一電位信號，生成第二節(jié)點(diǎn)的第一電位信號，第三節(jié)點(diǎn)控制器根據(jù)所述第一電壓信號輸入端輸入的第一電位信號、所述第一節(jié)點(diǎn)的第二電位信號，生成第三節(jié)點(diǎn)的第一電位信號，輸出模塊根據(jù)所述第一節(jié)點(diǎn)的第二電位信號和所述第二時(shí)鐘信號端輸入的第一電位信號輸出第一電位信號。
[0011]在信號移位階段，第一節(jié)點(diǎn)控制器根據(jù)第二電壓信號輸入端輸入的第二電位信號生成第一節(jié)點(diǎn)的第二電位信號，第二節(jié)點(diǎn)控制器根據(jù)所述第二時(shí)鐘信號端輸入的第二電位信號、所述第二電壓信號輸入端輸入的第二電位信號生成第二節(jié)點(diǎn)的第二電位信號，第三節(jié)點(diǎn)控制器根據(jù)所述第一節(jié)點(diǎn)的第二電位信號和所述第一電壓信號輸入端輸入的第一電位信號生成第三節(jié)點(diǎn)的第一電位信號，輸出模塊根據(jù)第一節(jié)點(diǎn)的第二電位信號和所述第二時(shí)鐘信號端輸入的第二電位信號輸出第二電位信號。
[0012]在復(fù)位階段，第一節(jié)點(diǎn)控制器根據(jù)第一時(shí)鐘信號端輸入的第二電位信號、輸入信號端輸入的第一電位信號、第一電壓信號輸入端輸入的第一電位信號、第二電壓信號輸入端輸入的第二電位信號以及第三節(jié)點(diǎn)的第二電位信號生成第一節(jié)點(diǎn)的第一電位信號，第二節(jié)點(diǎn)控制器根據(jù)所述第二時(shí)鐘信號端輸入的第二電位信號、第二電壓信號輸入端輸入的第二電位信號生成第二節(jié)點(diǎn)的第二電位信號，第三節(jié)點(diǎn)控制器根據(jù)第二電壓信號輸入端輸入的第二電位信號、第二節(jié)點(diǎn)的第二電位信號、第一時(shí)鐘信號端輸入的第二電位信號生成第三節(jié)點(diǎn)的第二電位，輸出模塊根據(jù)第三節(jié)點(diǎn)的第二電位信號、第二電壓信號輸入端輸入的第一電位信號輸出第一電位信號；其中，所述第一時(shí)鐘信號端輸入的信號與所述第二時(shí)鐘信號端輸入的信號互為反相信號。
[0013]本申請?zhí)峁┑囊莆患拇鎲卧⒁莆患拇嫫骷耙莆患拇嫫鞯尿?qū)動方法，通過兩個(gè)時(shí)鐘信號控制電路完成輸入的單個(gè)脈沖信號的移位，避免了在移位寄存單元輸出端的電位反轉(zhuǎn)時(shí)發(fā)生節(jié)點(diǎn)電位競爭導(dǎo)致電路失效，同時(shí)解決了電路節(jié)點(diǎn)懸浮的問題，從而增強(qiáng)了電路運(yùn)行的穩(wěn)定性。并且，只需兩個(gè)始終信號的控制，降低了功耗，減少了走線，有利于窄邊框的設(shè)計(jì)。
【附圖說明】
[0014]通過閱讀參照以下附圖所作的對非限制性實(shí)施例詳細(xì)描述，本申請的其它特征、目的和優(yōu)點(diǎn)將會變得更明顯:
[0015]圖1是現(xiàn)有的一種移位寄存單元的電路結(jié)構(gòu)示意圖；
[0016]圖2是現(xiàn)有的另一種移位寄存單兀的電路結(jié)構(gòu)不意圖；
[0017]圖3是本申請?zhí)峁┑囊莆患拇鎲卧慕Y(jié)構(gòu)框圖；
[0018]圖4是本申請?zhí)峁┑囊莆患拇鎲卧囊环N具體實(shí)施例的電路結(jié)構(gòu)示意圖；
[0019]圖5是圖4所示實(shí)施例中的電路結(jié)構(gòu)的工作時(shí)序圖；
[0020]圖6是本申請?zhí)峁┑囊莆患拇鎲卧牧硪环N具體實(shí)施例的電路結(jié)構(gòu)示意圖；
[0021]圖7是本申請?zhí)峁┑囊莆患拇鎲卧挠忠环N具體實(shí)施例的電路結(jié)構(gòu)示意圖；
[0022]圖8是本申請?zhí)峁┑囊莆患拇鎲卧脑僖环N具體實(shí)施例的電路結(jié)構(gòu)示意圖；
[0023]圖9是本申請?zhí)峁┑囊莆患拇嫫鞯囊粋€(gè)實(shí)施例的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0024]下面結(jié)合附圖和實(shí)施例對本申請作進(jìn)一步的詳細(xì)說明。可以理解的是，此處所描述的具體實(shí)施例僅僅用于解釋相關(guān)發(fā)明，而非對該發(fā)明的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與有關(guān)發(fā)明相關(guān)的部分。
[0025]需要說明的是，在不沖突的情況下，本申請中的實(shí)施例及實(shí)施例中的特征可以相互組合。下面將參考附圖并結(jié)合實(shí)施例來詳細(xì)說明本申請。
[0026]請參考圖3，其示出了本申請?zhí)峁┑囊莆患拇鎲卧慕Y(jié)構(gòu)框圖。
[0027]在本實(shí)施例中，移位寄存單元300的結(jié)構(gòu)中包含第一節(jié)點(diǎn)N1、第二節(jié)點(diǎn)N2以及第三節(jié)點(diǎn)N3。移位寄存單元300包括第一節(jié)點(diǎn)控制器301、第二節(jié)點(diǎn)控制器302、第三節(jié)點(diǎn)控制器303以及輸出模塊304。其中，第一節(jié)點(diǎn)控制器301用于根據(jù)第一時(shí)鐘信號端CK輸入的信號、第二時(shí)鐘信號端CKB輸入的信號、第一電壓信號輸入端VGH輸入的信號、第二電壓信號輸入端VGL輸入的信號、以及輸入信號端IN輸入的信號，生成第一節(jié)點(diǎn)N1的電位信號。
[0028]第二節(jié)點(diǎn)控制器302用于根據(jù)輸入信號端IN輸入的信號、第一電壓信號輸入端VGH輸入的信號、第二時(shí)鐘信號端CKB輸入的信號以及第二電壓信號輸入端VGL輸入的信號，生成第二節(jié)點(diǎn)N2的電位信號。
[0029]第三節(jié)點(diǎn)控制器303用于根據(jù)第一時(shí)鐘信號端CK輸入的信號、第一電壓信號輸入端VGH輸入的信號、第二電壓信號輸入端VGL輸入的信號、第一節(jié)點(diǎn)N1的電位信號以及第二節(jié)點(diǎn)N2的電位信號，生成第三節(jié)點(diǎn)N3的電位信號。
[0030]輸出模塊304用于根據(jù)第一電壓信號輸入端VGH輸入的信號、第二時(shí)鐘信號端CKB輸入的信號、第一節(jié)點(diǎn)N1的電位信號以及第三節(jié)點(diǎn)N3的電位信號，輸出移位信號。
[0031]本申請?zhí)峁┑纳鲜鰧?shí)施例，通過兩路時(shí)鐘信號控制輸出移位信號，同時(shí)可以保證輸出端不發(fā)生節(jié)點(diǎn)電位競爭，通過節(jié)點(diǎn)控制器控制關(guān)鍵節(jié)點(diǎn)的電位，避免了節(jié)點(diǎn)懸浮導(dǎo)致電路不穩(wěn)定的問題。
[0032]請參考圖4，其示出了本申請?zhí)峁┑囊莆患拇鎲卧囊环N具體實(shí)施例的電路結(jié)構(gòu)示意圖。
[0033]在本實(shí)施例中，第一節(jié)點(diǎn)控制器包括第一晶體管M1、第二晶體管M2以及第三晶體管M3。其中，第一晶體管Ml用于響應(yīng)于第一時(shí)鐘信號端CK輸入的信號而導(dǎo)通或截止。第一晶體管Ml導(dǎo)通時(shí)將輸入信號端IN輸入的信號傳遞至第二晶體管M2的第一極。第二晶體管M2用于響應(yīng)于第二電壓信號輸入端VGL輸入的信號而導(dǎo)通，將輸入第二晶體管M2的第一極的信號傳遞至第一節(jié)點(diǎn)N1。第三晶體管M3用于響應(yīng)于第三節(jié)點(diǎn)N3的電位信號被導(dǎo)通或截止。第三晶體M3導(dǎo)