一種oled顯示像素電路及驅動方法
【技術領域】
[0001]本發(fā)明屬于平板顯示技術領域，具體涉及一種0LED顯示像素驅動電路及其像素電路的驅動方法。
【背景技術】
[0002]有源矩陣有機發(fā)光二極管(Active Matrix Organic Light-EmittingD1de, AMOLED)顯示因具有快響應、高亮度、高對比度、低功耗以及易實現柔性透明等優(yōu)點，被認為是下一代主流的顯示技術。有源矩陣即薄膜晶體管(Thin Film Transistor, TFT)構成的像素電路陣列，是AMOLED顯示中的關鍵部分。目前，用于AMOLED驅動的TFT技術主要有非晶硅TFT、低溫多晶硅TFT和新興的金屬氧化物TFT三種。然而，這三種TFT技術都存在閾值電壓漂移、閾值電壓不均勻等缺陷；使得它們在驅動0LED時，不能提供穩(wěn)定、均勻的電流，影響AMOLED顯示的質量。為解決這一問題，電路設計人員提出多種能夠補償TFT的閾值電壓不均勻或閾值電壓漂移現象的像素電路。到目前為止，這些像素電路大多具有較多的TFT數目或控制信號線，這無疑將占用較大的顯示面積，制約像素開口率和顯示分辨率的提高；而僅包含兩、三個TFT的像素電路又需要較復雜的控制時序，給外圍驅動的實現增加了難度。因此，既具有補償作用，又具有簡單結構、易于操作的像素電路仍然是顯示產業(yè)界需要亟待解決的技術難題之一。
[0003]另一方面，隨著近年來對雙柵結構TFT研究的進展，基于雙柵TFT的像素電路也被提出。這些像素電路能夠實現閾值電壓補償功能的同時，也具有較簡單的配置結構。這讓我們看到了采用雙柵TFT設計像素電路的潛在優(yōu)勢。雙柵TFT與單柵TFT相比，不但具有更高的迀移率、更低的亞閾值斜率等優(yōu)勢，而且其器件更穩(wěn)定，工作電壓更低。因此，雙柵TFT更適合用于像素電路的設計。

【發(fā)明內容】

[0004]本發(fā)明意在解決AMOLED像素電路結構復雜、不易實現其驅動的難題，提出一種基于雙柵結構TFT的像素電路。
[0005]本發(fā)明提供的技術方案如下:
[0006]—種0LED顯示像素驅動電路包括:第一晶體管T1、第二晶體管T2、第三晶體管T3、存儲電容Cs和有機發(fā)光二極管0LED ;以及兩條柵控制線、一條數據線、一條電源線和接地端口，其中:
[0007]第一晶體管T1為雙柵薄膜晶體管，第一晶體管T1的第一柵電極連接第二晶體管T2的漏極、第二晶體管T2的第一柵電極和存儲電容Cs的一端；第一晶體管T1的第二柵電極和第二晶體管T2的第二柵電極一起連接一條柵控制線EN ;第一晶體管T1的漏極和存儲電容Cs的另一端一起連接電源線；第一晶體管T1的源極接有機發(fā)光二極管0LED的陽極；或者，第一晶體管T1的漏極接有機發(fā)光二極管0LED的陰極；第一晶體管T1的源極連接接地端口 ；
[0008]第二晶體管T2為雙柵薄膜晶體管，第二晶體管T2的第一柵電極和第二晶體管T2的漏極一起連接存儲電容Cs的一端和第一晶體管T1的第一柵電極；第二晶體管T2的第二柵電極與第一晶體管T1的第二柵電極一起連接柵控制線EN ;第二晶體管T2的源極接第三晶體管T3的漏極；
[0009]第三晶體管T3為單柵薄膜晶體管或雙柵薄膜晶體管，第三晶體管T3的源極連接數據線DATA，第三晶體管T3的漏極連接第二晶體管T2的源極；當第三晶體管T3為單柵TFT時，第三晶體管T3的柵電極連接柵控制線SEL ;當第三晶體管T3為雙柵TFT時，第三晶體管T3的第二柵電極與第一柵電極一起連接柵控制線SEL或懸空；
[0010]存儲電容Cs的一端與第一晶體管T1的漏極一起接電源線VDD，存儲電容Cs的另一端接第一晶體管T1的第一柵電極、第二晶體管T2的第一柵電極和第二晶體管T2的漏極；或者，存儲電容Cs的一端與有機發(fā)光二極管0LED的陽極一起連接電源線，存儲電容Cs的另一端接第一晶體管T1的第一柵電極、第二晶體管T2的第一柵電極和第二晶體管T2的漏極；
[0011]有機發(fā)光二極管0LED的陽極接第一晶體管T1的源極，有機發(fā)光二極管0LED的陰極連接接地端口 ；或其有機發(fā)光二極管0LED的陽極與存儲電容的一端連接并連接電源線VDD，其陰極接第一晶體管T1的漏極。
[0012]或者，本發(fā)明0LED顯示像素驅動電路的結構還可以是:
[0013]第一晶體管T1為雙柵薄膜晶體管，第一晶體管T1的第一柵電極連接第二晶體管T2的漏極、第二晶體管T2的第一柵電極和存儲電容Cs的一端；第一晶體管T1的第二柵電極和第二晶體管T2的第二柵電極一起連接一條柵控制線EN ;第一晶體管T1的漏極直接連接電源線；第一晶體管T1的源極接有機發(fā)光二極管0LED的陽極；或者，第一晶體管T1的漏極接有機發(fā)光二極管0LED的陰極；第一晶體管T1的源極連接接地端口 ；
[0014]第二晶體管T2為雙柵薄膜晶體管，第二晶體管T2的第一柵電極和第二晶體管T2的漏極一起連接存儲電容Cs的一端和第一晶體管T1的第一柵電極；第二晶體管T2的第二柵電極與第一晶體管T1的第二柵電極一起連接柵控制線EN ;第二晶體管T2的源極接第三晶體管T3的漏極；
[0015]第三晶體管T3為單柵薄膜晶體管或雙柵薄膜晶體管，第三晶體管T3的源極連接數據線DATA，第三晶體管T3的漏極連接第二晶體管T2的源極；當第三晶體管T3為單柵TFT時，第三晶體管T3的柵電極連接柵控制線SEL ;當第三晶體管T3為雙柵TFT時，第三晶體管T3的第二柵電極與第一柵電極一起連接柵控制線SEL或懸空；
[0016]存儲電容Cs的一端接第一晶體管T1的第一柵電極、第二晶體管T2的第一柵電極和第二晶體管T2的漏極；存儲電容Cs的另一端接接地端口 ；
[0017]有機發(fā)光二極管0LED的陽極接第一晶體管T1的源極，有機發(fā)光二極管0LED的陰極連接接地端口 ；或有機發(fā)光二極管0LED的陽極直接連接電源線VDD，其陰極接第一晶體管T1的漏極。
[0018]本發(fā)明的另一個目的在于提供一種像素驅動電路的驅動方法，包括以下步驟:
[0019]1、前置階段(Prev1us Frame階段):為像素電路的上一幀工作狀態(tài)，第一晶體管T1根據其第一柵極電壓為0LED提供電流，供其發(fā)光。
[0020]2、重置階段(Reset階段):為數據重置，掃描控制線SEL和EN電壓VSEL、VEN為高電平，第三晶體管T3導通，并且第二晶體管T2管的閾值電壓為負，保持導通的狀態(tài)，因此數據線DATA電壓VREF可以通過第二晶體管T2寫入到存儲電容Cs上。
[0021]3、閾值產生和數據寫入階段(VTH Generat1n&Data Writing階段):該階段VSEL為高電平，VEN為低電平，第二晶體管T2閾值電壓為正，Cs上的電壓VREF通過二極管連接的結構放電直至第二晶體管T2管關斷。此時，存儲電容Cs上的電壓為VDATA+VTH T2，為保證第二晶體管Τ2管的正常放電，需要VREF>VDATA+VTH Τ20
[0022]4、驅動階段(Driving階段):該階段Vsa為低電平，V EN為高電平，第三晶體管T3關閉，存儲電容Cs上的電壓VDATA+VTH T2保持不變，第一晶體管Τ1根據這一柵電壓為0LED提供電流，電流大小正比于第一晶體管Τ1的柵源電壓與閾值電壓V TH T1之差的平方，即(V(s_VTH T1)2，也就是(VDATA+VTH T2-VTh ti_V_)2，而由于第一晶體管T1和第二晶體管T2在一個像素內，位置上是臨近的，可以認為兩者的閾值電壓是相等的，即VTHT2= VTHT1。因此，流過0LED的電流與數據電壓VDATA和0LED電壓V _之差的平方成正比，即(V DATA_VaED)2。
[0023]因此，該電路為0LED提供的電流與TFT的閾值電壓無關，即可以補償閾值電壓漂移或閾值電壓差異造成的0LED亮度不均勻現象。同時，從第一晶體管T1和第二晶體管T2的偏置狀態(tài)可以看出，第一柵電極的電勢一直相等，第二柵電極電勢一直相等。所以，柵電極的偏置引起的閾值電壓漂移是一樣的；第一晶體管T1和第二晶體管T2的源漏電極電勢差不同，但源漏偏置對閾值電壓漂移的影響相對較小。另一方面，由于雙柵TFT的電流較高，可以保證電路較小的