r>[0053]請參閱圖8，需要說明的是，低電平端VGL可以包括第一低電平端VGLl和第二低電平端VGL2，第十九晶體管T19的源極、第二i^一晶體管T21的源極、第二十三晶體管T23的源極與第二十五晶體管T25的源極均連接所述第二低電平端VGL2，第十六晶體管T16的源極與第十七晶體管T17的源極均連接第一低電平端VGLl。其中第一低電平端VGLl的信號(hào)的電壓高于第二低電平端VGL2的信號(hào)的電壓，比如:第一低電平端VGLl的信號(hào)的電壓為-5V，第二低電平端VGL2的信號(hào)的電壓為-10V。由于在上拉控制節(jié)點(diǎn)Q的信號(hào)為低電平狀態(tài)時(shí)，使得第十九晶體管T19、第二十一晶體管T21、第二十三晶體管T23與第二十五晶體管T25關(guān)閉，使得下拉控制節(jié)點(diǎn)QB的信號(hào)為高電平狀態(tài)，第十三晶體管T13、第十四晶體管T14、第十五晶體管T15、第十六晶體管T16與第十七晶體管T17均開啟，上拉控制節(jié)點(diǎn)Q放電至與第二低電平端VGL2的信號(hào)相同的低電平狀態(tài)，第十晶體管TlO的源極與第十二晶體管T12的源極均下拉至與第一低電平端VGLl的信號(hào)相同的低電平狀態(tài)，從而保證第十晶體管T10、第十二晶體管T12的柵極-源極之間的電壓小于零，進(jìn)一步保證第十晶體管T10、第十二晶體管T12關(guān)閉，提高了移位寄存器單元中信號(hào)傳輸?shù)臏?zhǔn)確性，進(jìn)一步提高了顯示裝置的顯示效果。圖8所示移位寄存器單元的驅(qū)動(dòng)方法與圖3所示的移位寄存器的驅(qū)動(dòng)方法一致，故在此不做贅述。
[0054]實(shí)施例四
[0055]本發(fā)明實(shí)施例提供了一種顯示裝置，所述顯示裝置包括多級上述實(shí)施例中的移位寄存器單元，且各級移位寄存器單元依次級聯(lián)，所述顯示裝置中的移位寄存器單元與上述實(shí)施例中的移位寄存器單元具有的優(yōu)勢相同，此處不再贅述。具體的，顯示裝置可以為液晶顯示面板、電子紙、手機(jī)、平板電腦、電視機(jī)、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。
[0056]以上所述，僅為本發(fā)明的【具體實(shí)施方式】，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)以所述權(quán)利要求的保護(hù)范圍為準(zhǔn)。
【主權(quán)項(xiàng)】
1.一種移位寄存器單元，其特征在于，包括: 輸入模塊，其連接觸發(fā)信號(hào)端、下拉信號(hào)端、第一時(shí)鐘信號(hào)端、低電平端、下拉模塊、上拉模塊和上拉控制節(jié)點(diǎn)，所述上拉控制節(jié)點(diǎn)為所述輸入模塊、下拉補(bǔ)償模塊、所述上拉模塊和所述下拉模塊的連接點(diǎn)，所述輸入模塊用于在所述觸發(fā)信號(hào)端的信號(hào)、所述第一時(shí)鐘信號(hào)端的信號(hào)以及下拉信號(hào)端的信號(hào)的控制下，將所述觸發(fā)信號(hào)端的信號(hào)或低電平端的信號(hào)傳輸至所述上拉控制節(jié)點(diǎn)； 所述下拉補(bǔ)償模塊，其連接控制信號(hào)端、所述上拉控制節(jié)點(diǎn)、下拉控制節(jié)點(diǎn)和低電平端，所述下拉控制節(jié)點(diǎn)為所述下拉補(bǔ)償模塊與所述下拉模塊的連接點(diǎn)，所述下拉補(bǔ)償模塊用于在所述上拉控制節(jié)點(diǎn)的信號(hào)為高電平狀態(tài)時(shí)，對下拉控制節(jié)點(diǎn)的信號(hào)進(jìn)行至少兩次下拉，將所述下拉控制節(jié)點(diǎn)的信號(hào)下拉至低電平狀態(tài)； 所述上拉模塊，其連接第二時(shí)鐘信號(hào)端、所述下拉模塊、所述上拉控制節(jié)點(diǎn)和所述移位寄存器單元的輸出端，所述上拉模塊用于在所述上拉控制節(jié)點(diǎn)的信號(hào)與所述第二時(shí)鐘信號(hào)端的信號(hào)的控制下，將所述移位寄存器單元的輸出端的信號(hào)上拉為高電平狀態(tài)，以及利用自身的自舉現(xiàn)象將所述上拉控制節(jié)點(diǎn)的信號(hào)上拉為高電平狀態(tài)； 所述下拉模塊，其連接所述輸入模塊、所述上拉模塊、所述上拉控制節(jié)點(diǎn)、所述下拉控制節(jié)點(diǎn)、所述低電平端和所述移位寄存器單元的輸出端，所述下拉模塊用于在所述下拉控制節(jié)點(diǎn)的信號(hào)的控制下，將所述移位寄存器的輸出端的信號(hào)下拉為低電平狀態(tài)。2.根據(jù)權(quán)利要求1所述的移位寄存器單元，其特征在于，所述輸入模塊包括: 第一晶體管，其柵極連接觸發(fā)信號(hào)端，其源極連接第二晶體管的漏極、第三晶體管的源極和第四晶體管的漏極，其漏極連接所述觸發(fā)信號(hào)端； 所述第二晶體管，其柵極連接第一時(shí)鐘信號(hào)端，其源極連接第三晶體管的漏極和所述上拉控制節(jié)點(diǎn)，其漏極連接第三晶體管的源極、第四晶體管的漏極、所述上拉模塊和所述下拉豐吳塊； 所述第三晶體管，其柵極連接所述下拉信號(hào)端，其源極連接所述第四晶體管的漏極、所述上拉模塊和所述下拉模塊，其漏極連接所述上拉控制節(jié)點(diǎn)； 所述第四晶體管，其柵極連接所述下拉信號(hào)端，其源極連接所述低電平端，其漏極連接所述上拉模塊和所述下拉模塊。3.根據(jù)權(quán)利要求2所述的移位寄存器單元，其特征在于，所述控制信號(hào)端為高電平端，所述下拉補(bǔ)償模塊包括: 第五晶體管，其柵極連接所述高電平端，其源極連接第六晶體管的漏極和第七晶體管的柵極，其漏極連接所述高電平端； 所述第六晶體管，其柵極連接所述上拉控制節(jié)點(diǎn)，其源極連接所述低電平端，其漏極連接所述第七晶體管的柵極； 所述第七晶體管，其源極連接下拉控制節(jié)點(diǎn)，其漏極連接所述高電平端； 所述第八晶體管，其柵極連接所述上拉控制節(jié)點(diǎn)，其源極連接所述低電平端，其漏極連接所述下拉控制節(jié)點(diǎn)。4.根據(jù)權(quán)利要求2所述的移位寄存器單元，其特征在于，所述上拉模塊包括: 第九晶體管，其柵極連接所述上拉控制節(jié)點(diǎn)，其源極連接第十一晶體管的柵極和下拉模塊，其漏極連接所述第二時(shí)鐘信號(hào)端； 所述第十晶體管，其柵極連接所述上拉控制節(jié)點(diǎn)，其源極連接所述第十一晶體管的漏極和所述下拉模塊，其漏極連接所述第二時(shí)鐘信號(hào)端； 所述第十一晶體管，其柵極連接所述下拉模塊，其源極連接所述第一晶體管的源極和所述下拉模塊，其漏極連接所述下拉模塊； 所述第十二晶體管，其柵極連接所述上拉控制節(jié)點(diǎn)，其源極連接所述移位寄存器單元的輸出端，其漏極連接所述第二時(shí)鐘信號(hào)端。5.根據(jù)權(quán)利要求4所述的移位寄存器單元，其特征在于，所述下拉模塊包括: 第十三晶體管，其柵極連接所述下拉控制節(jié)點(diǎn)，其源極連接第十四晶體管的漏極、所述第十一晶體管的源極和所述第一晶體管的源極，其漏極連接所述上拉控制節(jié)點(diǎn)； 第十四晶體管，其柵極連接所述下拉控制節(jié)點(diǎn)，其源極連接低電平端，其漏極連接所述第十一晶體管的源極和所述第一晶體管的源極； 第十五晶體管，其柵極連接所述下拉控制節(jié)點(diǎn)，其源極連接所述低電平端，其漏極連接所述第九晶體管的源極和所述第十一晶體管的柵極； 第十六晶體管，其柵極連接所述下拉控制節(jié)點(diǎn)，其源極連接所述低電平端，其漏極連接所述第十晶體管的源極和所述第十一晶體管的漏極； 第十七晶體管，其柵極連接所述下拉控制節(jié)點(diǎn)，其源極連接所述低電平端，其漏極連接所述移位寄存器單元的輸出端。6.根據(jù)權(quán)利要求1所述的移位寄存器單元，其特征在于，所述控制信號(hào)端包括所述第一時(shí)鐘信號(hào)端和第二時(shí)鐘信號(hào)端；所述下拉補(bǔ)償模塊包括第一下拉補(bǔ)償子模塊和第二下拉補(bǔ)償子模塊，所述第一下拉補(bǔ)償子模塊與所述第二下拉補(bǔ)償子模塊用于在所述上拉控制節(jié)點(diǎn)為高電平狀態(tài)時(shí)，交替對所述下拉控制節(jié)點(diǎn)的信號(hào)進(jìn)行至少兩次下拉，將所述下拉控制節(jié)點(diǎn)的信號(hào)下拉至低電平狀態(tài)。7.根據(jù)權(quán)利要求6所述的移位寄存器單元，其特征在于，所述第一下拉補(bǔ)償子模塊包括: 第十八晶體管，其柵極連接所述第一時(shí)鐘信號(hào)端，其源極連接第十九晶體管的漏極和第二十晶體管的柵極，其漏極連接所述第一時(shí)鐘信號(hào)端； 所述第十九晶體管，其柵極連接所述上拉控制節(jié)點(diǎn)，其源極連接所述低電平端，其漏極連接所述第二十晶體管的柵極； 所述第二十晶體管，其源極連接下拉控制節(jié)點(diǎn)，其漏極連接所述第一時(shí)鐘信號(hào)端； 所述第二十一晶體管，其柵極連接所述上拉控制節(jié)點(diǎn)，其源極連接所述低電平端，其漏極連接所述下拉控制節(jié)點(diǎn)。8.根據(jù)權(quán)利要求6所述的移位寄存器單元，其特征在于，所述第二下拉補(bǔ)償子模塊包括: 第二十二晶體管，其柵極連接所述第二時(shí)鐘信號(hào)端，其源極連接第二十三晶體管的漏極和第二十四晶體管的柵極，其漏極連接所述第二時(shí)鐘信號(hào)端； 所述第二十三晶體管，其柵極連接所述上拉控制節(jié)點(diǎn)，其源極連接所述低電平端，其漏極連接所述第二十四晶體管的柵極； 所述第二十四晶體管，其源極連接下拉控制節(jié)點(diǎn)，其漏極連接所述第二時(shí)鐘信號(hào)端； 所述第二十五晶體管，其柵極連接所述上拉控制節(jié)點(diǎn)，其源極連接所述低電平端，其漏極連接所述下拉控制節(jié)點(diǎn)。9.根據(jù)權(quán)利要求2、3或5中任意一項(xiàng)所述的移位寄存器單元，其特征在于，所述低電平端包括第一低電平端和第二低電平端，所述第一低電平端的信號(hào)的電壓高于所述第二低電平端的信號(hào)的電壓； 第四晶體管的源極、第六晶體管的源極、第八晶體管的源極、第十四晶體管的源極與第十五晶體管的源極均連接所述第二低電平端，第十六晶體管的源極與第十七晶體管的源極均連接所述第一低電平端。10.根據(jù)權(quán)利要求9所述的移位寄存器單元，其特征在于，第十九晶體管的源極、第二十一晶體管的源極、第二十三晶體管的源極與第二十五晶體管的源極均連接所述第二低電平端。11.一種如權(quán)利要求1-10中任意一項(xiàng)所述的移位寄存器單元的驅(qū)動(dòng)方法，其特征在于，包括: 第一階段，輸入模塊接收觸發(fā)信號(hào)端的信號(hào)、第一時(shí)鐘信號(hào)端的信號(hào)和下拉信號(hào)端的信號(hào)，并在所述觸發(fā)信號(hào)端的信號(hào)、所述第一時(shí)鐘信號(hào)端的信號(hào)和所述下拉信號(hào)端的信號(hào)的控制下，將所述觸發(fā)信號(hào)端的信號(hào)或低電平端的信號(hào)傳輸至上拉控制節(jié)點(diǎn)；下拉補(bǔ)償模塊在所述上拉控制階段為高電平狀態(tài)時(shí)，對下拉控制節(jié)點(diǎn)的信號(hào)進(jìn)行下拉，將下拉控制節(jié)點(diǎn)的信號(hào)下拉至低電平狀態(tài)；下拉模塊在下拉控制節(jié)點(diǎn)的信號(hào)的控制下，將所述移位寄存器的輸出端的信號(hào)下拉為低電平狀態(tài)； 第二階段，所述上拉模塊利用自身的自舉現(xiàn)象，將所述上拉控制節(jié)點(diǎn)的信號(hào)上拉為高電平狀態(tài)；所述上拉模塊在所述上拉控制節(jié)點(diǎn)的信號(hào)與第二時(shí)鐘信號(hào)端的信號(hào)的控制下，將所述移位寄存器單元的輸出端的信號(hào)上拉為高電平狀態(tài)。12.根據(jù)權(quán)利要求11所述的移位寄存器單元的驅(qū)動(dòng)方法，其特征在于，控制信號(hào)端為高電平端；所述第一階段包括: 所述觸發(fā)信號(hào)端的信號(hào)與所述第一時(shí)鐘信號(hào)端的信號(hào)均為高電平狀態(tài)，所述下拉信號(hào)端的信號(hào)與所述第二時(shí)鐘信號(hào)端的信號(hào)均為低電平狀態(tài)，第一晶體管的柵極接收所述觸發(fā)信號(hào)端的信號(hào)，所述第一晶體管開啟；第二晶體管的柵極接收所述第一時(shí)鐘信號(hào)端的信號(hào)，所述第二晶體管開啟；第三晶體管的柵極與第四晶體管的柵極接收所述下拉信號(hào)端的信號(hào)，所述第三晶體管和所述第四晶體管均關(guān)閉，所述上拉控制節(jié)點(diǎn)接收通過第一晶體管與第二晶體管傳輸來的觸發(fā)信號(hào)端的信號(hào)； 第五晶體管的柵