柵極驅(qū)動電路和使用柵極驅(qū)動電路的顯示器的制造方法
【技術(shù)領域】
[0001]本發(fā)明是有關于一種顯示器，尤指一種使用柵極驅(qū)動(Gate driver on array,GOA)電路的顯示器。
【背景技術(shù)】
[0002]G0A電路是利用薄膜晶體管液晶顯示器Array制程將柵極驅(qū)動器制作在具有薄膜晶體管(Thin film transistor，TFT)陣列的玻璃基板上，以實現(xiàn)逐行掃描的驅(qū)動方式。
[0003]G0A電路包含數(shù)個G0A電路單元，每一 G0A電路單元由數(shù)個晶體管和數(shù)個電容構(gòu)成。由于G0A電路直接形成玻璃基板的側(cè)邊上，因此每一 G0A電路單元的晶體管和電容的數(shù)量越少，G0A電路占用的玻璃基板面積就越少。如此一來，使用較少晶體管和電容的G0A電路單元將有利于窄邊化的顯示面板。
[0004]因此如何制造一種使用較少晶體管和電容的G0A電路單元的柵極驅(qū)動電路是業(yè)界努力的目標。

【發(fā)明內(nèi)容】

[0005]有鑒于此，本發(fā)明的目的是提供一種柵極驅(qū)動電路和使用柵極驅(qū)動電路的顯示器，以解決現(xiàn)有技術(shù)的問題。
[0006]本發(fā)明的技術(shù)方案提供一種柵極驅(qū)動電路，其包含數(shù)個G0A電路單元。數(shù)個所述G0A電路單元以串聯(lián)的方式耦接，每一級G0A電路單元用來依據(jù)前一級G0A電路單元輸出的掃描信號、后一級G0A電路單元輸出的掃描信號、第一時鐘信號、第二時鐘信號、以及第三時鐘信號，在輸出端輸出掃描信號。每一級G0A電路單元包含輸入控制模塊、輸出控制模塊和下拉模塊。所述輸入控制模塊用來依據(jù)所述第一時鐘信號和所述第三時鐘信號，在控制節(jié)點輸出控制信號。所述輸出控制模塊電性連接于所述控制節(jié)點，用來依據(jù)所述控制信號和所述第二時鐘信號，在所述輸出端輸出所述掃描信號。所述下拉模塊電性連接所述輸出控制模塊，用來將所述掃描信號下拉至低電平。所述下拉模塊包含第一晶體管、第二晶體管、第三晶體管和電阻。所述第一晶體管的柵極電性連接所述控制節(jié)點，其漏極電性連接下拉驅(qū)動節(jié)點，其源極電性連接第一固定電壓。所述第二晶體管的柵極電性連接所述下拉驅(qū)動節(jié)點，其漏極電性連接所述輸出端，其源極電性連接所述第一固定電壓。所述第三晶體管的柵極電性連接所述下拉驅(qū)動節(jié)點，其源極電性連接所述第一固定電壓。所述電阻的兩端分別電性連接第二固定電壓和所述下拉驅(qū)動節(jié)點。
[0007]根據(jù)本發(fā)明的實施例，所述輸入控制模塊包含第四晶體管和第五晶體管。所述第四晶體管的柵極電性連接所述第一時鐘信號，其漏極電性連接所述前一級G0A電路單元輸出的掃描信號，其源極電性連接所述控制節(jié)點。所述第五晶體管的柵極電性連接所述第三時鐘信號，其漏極電性連接所述控制節(jié)點，其源極電性連接所述后一級G0A電路單元輸出的掃描信號。
[0008]根據(jù)本發(fā)明的實施例，所述輸出控制模塊包含第六晶體管、第七晶體管和電容。所述第六晶體管的柵極電性連接所述第二固定電壓，其漏極電性連接所述控制節(jié)點，其源極電性連接所述第三晶體管的漏極。所述第七晶體管的柵極電性連接所述第六晶體管的源極，其漏極電性連接所述第二時鐘信號，其源極電性連接所述輸出端。所述電容的兩端分別連接所述第七晶體管的源極和柵極。
[0009]根據(jù)本發(fā)明的實施例，所述第一時鐘信號、所述第二時鐘信號和所述第三時鐘信號的脈沖是依序輪流輸出，且互不重疊。
[0010]根據(jù)本發(fā)明的實施例，所述第一固定電壓為低電平，所述第二固定電壓為高電平。
[0011]本發(fā)明的技術(shù)方案還提供一種顯示器，其包含源極驅(qū)動器以及柵極驅(qū)動電路。所述源極驅(qū)動器用來輸出數(shù)據(jù)信號至數(shù)個像素單元使其顯示灰階，所述柵極驅(qū)動電路包含數(shù)個G0A電路單元，數(shù)個所述G0A電路單元以串聯(lián)的方式耦接。每一級G0A電路單元用來依據(jù)前一級G0A電路單元輸出的掃描信號、后一級G0A電路單元輸出的掃描信號、第一時鐘信號、第二時鐘信號、以及第三時鐘信號，在輸出端輸出掃描信號。每一級G0A電路單元包含輸入控制模塊、輸出控制模塊和下拉模塊。所述輸入控制模塊用來依據(jù)所述第一時鐘信號和所述第三時鐘信號，在控制節(jié)點輸出控制信號。所述輸出控制模塊電性連接于所述控制節(jié)點，用來依據(jù)所述控制信號和所述第二時鐘信號，在所述輸出端輸出所述掃描信號。所述下拉模塊電性連接所述輸出控制模塊，用來將所述掃描信號下拉至低電平。所述下拉模塊包含第一晶體管、第二晶體管、第三晶體管和電阻。所述第一晶體管的柵極電性連接所述控制節(jié)點，其漏極電性連接下拉驅(qū)動節(jié)點，其源極電性連接第一固定電壓。所述第二晶體管的柵極電性連接所述下拉驅(qū)動節(jié)點，其漏極電性連接所述輸出端，其源極電性連接所述第一固定電壓。所述第三晶體管的柵極電性連接所述下拉驅(qū)動節(jié)點，其源極電性連接所述第一固定電壓。所述電阻的兩端分別電性連接第二固定電壓和所述下拉驅(qū)動節(jié)點。
[0012]根據(jù)本發(fā)明的實施例，所述輸入控制模塊包含第四晶體管和第五晶體管。所述第四晶體管的柵極電性連接所述第一時鐘信號，其漏極電性連接所述前一級G0A電路單元輸出的掃描信號，其源極電性連接所述控制節(jié)點。所述第五晶體管的柵極電性連接所述第三時鐘信號，其漏極電性連接所述控制節(jié)點，其源極電性連接所述后一級G0A電路單元輸出的掃描信號。
[0013]根據(jù)本發(fā)明的實施例，所述輸出控制模塊包含第六晶體管、第七晶體管和電容。所述第六晶體管的柵極電性連接所述第二固定電壓，其漏極電性連接所述控制節(jié)點，其源極電性連接所述第三晶體管的漏極。所述第七晶體管的柵極電性連接所述第六晶體管的源極，其漏極電性連接所述第二時鐘信號，其源極電性連接所述輸出端。所述電容的兩端分別連接所述第七晶體管的源極和柵極。
[0014]根據(jù)本發(fā)明的實施例，所述第一時鐘信號、所述第二時鐘信號和所述第三時鐘信號的脈沖是依序輪流輸出，且互不重疊。
[0015]根據(jù)本發(fā)明的實施例，所述第一固定電壓為低電平，所述第二固定電壓為高電平。
[0016]相較于現(xiàn)有技術(shù)，本發(fā)明的柵極驅(qū)動電路的每一級G0A電路單元使用數(shù)量較少的晶體管和電容，因此具有便于窄邊框顯示器設計的有益效果。另外，G0A電路單元的下拉模塊省略電容，因此可以減少因?qū)υ撾娙莩潆姸a(chǎn)生的功耗，具有減少整體G0A電路功耗的有益效果。
[0017]為了能更進一步了解本發(fā)明的特征以及技術(shù)內(nèi)容，請參閱以下有關本發(fā)明的詳細說明與附圖，然而附圖僅提供參考與說明用，并非用來對本發(fā)明加以限制。
【附圖說明】
[0018]圖1是本發(fā)明的顯示器的功能方塊圖。
[0019]圖2是本發(fā)明一實施例的柵極驅(qū)動電路的G0A電路單元的電路圖。
[0020]圖3是圖2所示各種輸入信號、輸出信號和節(jié)點電壓在正向掃描時的時序圖。
[0021]圖4是圖2所示各種輸入信號、輸出信號和節(jié)點電壓在反向掃描時的時序圖。
【具體實施方式】
[0022]請參閱圖1，圖1是本發(fā)明的顯示器10的功能方塊圖。顯示器10可以是液晶顯示器或是有機發(fā)光二極管顯示器。顯示器10包含玻璃基板14以及源極驅(qū)動器(sourcedriver) 16。玻璃基板14上設置數(shù)個呈矩陣排列的像素(pixel)和柵極驅(qū)動(GOA)電路12,而每一個像素包含三個分別代表紅綠藍(RGB)三原色的像素單元20構(gòu)成。以一個1024X768分辨率的液晶顯示器10來說，共需要1024X768X3個像素單元20組合而成。G0A電路12輸出掃描信號使得每一行的晶體管22依序開啟，同時源極驅(qū)動器16則輸出對應的數(shù)據(jù)信號至一整列的像素單元20使其充電到各自所需的電壓，以顯示不同的灰階。當同一行充電完畢后，G0A電路12便將該行的掃描信號關閉，然后G0A電路12再輸出掃描信號將下一行的晶體管22打開，再由源極驅(qū)動器16對下一行的像素單元20進行充放電。如此依序下去，直到所有像素單元20都充電完成，再從第一行開始充電。
[0023]在目前的液晶顯示面板設計中，G0A電路12即每隔一固定間隔輸出掃描信號。以一個1024X768分辨率的液晶顯示器10以及60Hz的更新頻率為例，每一個畫面的顯示時間約為1/60 = 16.67ms。所以每一個掃描信號的脈沖為16.67ms/768 = 21.7 μ s。而源極驅(qū)動器16則在這21.7 μ s的時間內(nèi)，將像素單元20充放電到所需的電壓，以顯示出相對應的灰階。
[0024]請參閱圖2,圖2是本發(fā)明第一實施例的G0A電路單元SR (η)的電路圖。G0A電路12包含數(shù)個串接(cascade-connected)的G0A電路單元SR (η)。每一級G0A電路單元SR(n)用來依據(jù)前一級G0A電路單元SR(n-l)輸出的掃描信號G(n-l)、后一級G0A電路單元SR(n+l)輸出的掃描信號G(n+1)、第一時鐘信號CKV1、第二時鐘信號CKV2、第三時鐘信號CKV3,在輸出端OUT輸出掃描信號G(n)。每一級G0A電路單元SR(n)包含輸入控制模塊100、輸出控制模塊200和下拉模塊300。輸入控制模塊100用來依據(jù)第一時鐘信號CKV1和第三時鐘信號CKV3,在控制節(jié)點Q輸出控制信號Q (η)。輸出控制模塊200電性連接于控制節(jié)點Q，用來依據(jù)控制信號Q(n)和第二時鐘信號CKV2,在輸出端OUT輸出掃描信號G(n)。下拉模塊300電性連接輸出控制模塊200,用來將掃描信號G (η)下拉至低電平。
[0025]下拉模塊300包含第一晶體管Τ1、第二晶體管Τ2、第三晶體管Τ3和電阻R1。第一晶體管Τ1的柵極電性連接控制節(jié)點Q，其漏極電性連接下拉驅(qū)動節(jié)點Ρ，其源極電性連接第一固定電壓VGL。第二晶體管Τ2的柵極電性連接下拉驅(qū)動節(jié)點Ρ，其漏極電性連接輸出端0UT，其源極電性連接第一固定電壓VGL。第三晶體管Τ3的柵極電性連