薄膜晶體管柵極電壓供給電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示領(lǐng)域，尤其涉及一種薄膜晶體管柵極電壓供給電路。
【背景技術(shù)】
[0002]隨著顯示技術(shù)的發(fā)展，液晶顯示裝置(Liquid Crystal Display, LCD)由于體積小、功耗低等優(yōu)點(diǎn)而得到廣大用戶的青睞。陣列基板行驅(qū)動(dòng)技術(shù)(Gate Driver onArray, GOA)是直接將柵極驅(qū)動(dòng)電路或者柵極驅(qū)動(dòng)芯片(Gate driver 1C)制作到薄膜晶體管陣列基板(Thin Film Transistor Array, TFT Array)上，來(lái)代替外接CMOS制作的驅(qū)動(dòng)芯片的一種技術(shù)。G0A技術(shù)中可以將驅(qū)動(dòng)芯片直接做在顯示面板的周圍，制作程序較少，產(chǎn)品成本較低，且TFT-LCD的顯示面板的集成度較高，以及使得顯示面板更加薄型化?，F(xiàn)有技術(shù)的薄膜晶體管柵極電壓供給電路通常供給薄膜晶體管的柵極一固定值的電壓V?以驅(qū)動(dòng)薄膜晶體管工作。然而，薄膜晶體管的柵極和源極之間的閾值電壓VTH隨著溫度的漂移相對(duì)較大，在環(huán)境溫度低于預(yù)設(shè)溫度(比如，-1o°c )時(shí)，薄膜晶體管的VTH的變化較大。在低溫條件下，當(dāng)現(xiàn)有的薄膜晶體管柵極電壓供給電路供給薄膜晶體管的柵極一固定的電壓V?時(shí)，會(huì)導(dǎo)致VeH小于V TH，進(jìn)而導(dǎo)致薄膜晶體管無(wú)法正常工作，最終導(dǎo)致顯示面板無(wú)法正常顯示。

【發(fā)明內(nèi)容】

[0003]本發(fā)明提供一種薄膜晶體管柵極電壓供給電路，所述薄膜晶體管柵極電壓供給電路用于為薄膜晶體管提供柵極電壓，所述薄膜晶體管柵極電壓供給電路包括電壓產(chǎn)生電路及溫度補(bǔ)償電路，所述電壓產(chǎn)生電路用于產(chǎn)生原始電壓，所述溫度補(bǔ)償電路與所述電壓產(chǎn)生電路電連接，并且所述溫度補(bǔ)償電路用于偵測(cè)環(huán)境溫度，當(dāng)環(huán)境溫度小于預(yù)設(shè)溫度時(shí)，所述溫度補(bǔ)償電路根據(jù)環(huán)境溫度與所述預(yù)設(shè)溫度的差值對(duì)所述原始電壓進(jìn)行補(bǔ)償以得到第一電壓，并將所述第一電壓提供給所述薄膜晶體管的柵極，以驅(qū)動(dòng)所述薄膜晶體管正常工作。
[0004]其中，所述溫度補(bǔ)償電路包括溫度偵測(cè)單元、控制單元以及電壓調(diào)節(jié)單元，所述溫度偵測(cè)單元用于偵測(cè)環(huán)境溫度，所述控制單元與所述溫度偵測(cè)單元電連接，所述控制單元用于當(dāng)環(huán)境溫度小于所述預(yù)設(shè)溫度時(shí)發(fā)出控制信號(hào)，所述電壓調(diào)節(jié)單元電連接所述控制單元，所述電壓調(diào)節(jié)單元用于接收所述控制信號(hào)，并在所述控制信號(hào)的控制下導(dǎo)通，以對(duì)所述原始電壓進(jìn)行補(bǔ)償以得到所述第一電壓。
[0005]其中，所述控制單元包括定時(shí)控制器、第一偵測(cè)電路、邏輯電路、定時(shí)器以及選擇器，所述定時(shí)控制器用于接收所述環(huán)境溫度，將所述環(huán)境溫度與所述預(yù)設(shè)溫度進(jìn)行比較，根據(jù)所述環(huán)境溫度與所述預(yù)設(shè)溫度的差值產(chǎn)生定時(shí)控制信號(hào)以及第一邏輯信號(hào)，所述第一偵測(cè)電路偵測(cè)所述電壓產(chǎn)生電路是否工作，并輸出第二邏輯信號(hào)，所述邏輯電路接收所述第一邏輯信號(hào)及所述第二邏輯信號(hào)，并根據(jù)所述第一邏輯信號(hào)及所述第二邏輯信號(hào)輸出第三邏輯信號(hào)，所述定時(shí)器接收所述定時(shí)控制信號(hào)以及所述第三邏輯信號(hào)，所述第三邏輯信號(hào)用于控制所述定時(shí)器開啟或者關(guān)閉，當(dāng)所述定時(shí)器在所述第三邏輯信號(hào)的控制下開啟時(shí)，所述定時(shí)控制信號(hào)用于控制所述定時(shí)器開啟的時(shí)間長(zhǎng)度，且所述定時(shí)控制信號(hào)控制所述定時(shí)器開啟的時(shí)間長(zhǎng)度與所述環(huán)境溫度小于所述預(yù)設(shè)溫度的差值相關(guān)，所述定時(shí)器還用于發(fā)出選擇信號(hào)，當(dāng)所述定時(shí)器開啟時(shí)，所述選擇信號(hào)控制所述選擇器選擇所述第三邏輯信號(hào)并根據(jù)所述第三邏輯信號(hào)發(fā)出所述控制信號(hào)。
[0006]其中，所述控制單元還包括第一支路，所述第一支路用于產(chǎn)生第四邏輯信號(hào)，其中，所述第四邏輯信號(hào)與所述第三邏輯信號(hào)相反，當(dāng)所述第三邏輯信號(hào)控制所述定時(shí)器關(guān)閉時(shí)，所述選擇器選擇所述第四邏輯信號(hào)，所述第四邏輯信號(hào)用于關(guān)閉所述電壓調(diào)節(jié)單元。
[0007]其中，所述第一偵測(cè)電路包括第一電阻、第二電阻及第一運(yùn)算放大器，所述第一電阻的一端電連接所述電壓產(chǎn)生電路，所述第一電阻的另一端通過(guò)所述第二電阻接地，所述第一運(yùn)算放大器的正極輸入端連接所述第一電阻及第二電阻之間的節(jié)點(diǎn)，所述第一運(yùn)算放大器的輸出端作為所述第一偵測(cè)電路的輸出端，當(dāng)所述電壓產(chǎn)生電路工作時(shí)，所述第二邏輯信號(hào)為高電平信號(hào)，否則，當(dāng)所述電壓產(chǎn)生電路沒有工作時(shí)，所述第二邏輯信號(hào)為低電平信號(hào)。
[0008]其中，當(dāng)所述環(huán)境溫度小于所述預(yù)設(shè)溫度時(shí)，所述第一邏輯信號(hào)為高電平信號(hào)，所述邏輯電路為與門，所述邏輯電路包括第一邏輯信號(hào)接收端、第二邏輯信號(hào)接收端及邏輯信號(hào)輸出端，所述第一邏輯信號(hào)接收端用于接收所述第一邏輯信號(hào)，所述第二邏輯信號(hào)接收端用于接收所述第二邏輯信號(hào)，所述邏輯信號(hào)輸出端用于輸出所述第三邏輯信號(hào)，當(dāng)所述第一邏輯信號(hào)為高電平信號(hào)且所述第二邏輯信號(hào)為高電平信號(hào)時(shí)，所述第三邏輯信號(hào)為高電平信號(hào)。
[0009]其中，所述定時(shí)器包括第一輸入端、第二輸入端及輸出端，所述第一輸入端連接所述邏輯信號(hào)輸出端，以接收所述第三邏輯信號(hào)，所述第二輸入端連接所述定時(shí)控制器的輸出端，以接收所述定時(shí)控制信號(hào)；所述選擇器為二選一選擇器，所述選擇器包括第一端、第二端、第三端及第四端，所述第一端電連接所述邏輯信號(hào)輸出端以接收所述第三邏輯信號(hào)，所述第二端電連接所述第一支路以接收所述第四邏輯信號(hào)，所述第三端電連接所述定時(shí)器的輸出端，以接收所述選擇信號(hào)。
[0010]其中，所述第一支路包括第一電壓接收端、第三電阻及第一薄膜晶體管，所述第一電壓接收端用于接收高電平電壓，所述第一薄膜晶體管包括第一柵極、第一源極及第一漏極，所述第三電阻一端電連接所述第一電壓接收端，所述第三電阻的另一端電連接所述第一漏極，且所述第三電阻與所述第一漏極之間的節(jié)點(diǎn)電連接所述第二端，所述第一源極接地，所述第一柵極接收第一支路控制信號(hào)，所述第一支路控制信號(hào)為高電平信號(hào)時(shí)，所述第一源極及所述第一漏極之間導(dǎo)通，當(dāng)所述第一支路控制信號(hào)為低電平信號(hào)時(shí)，所述第一源極及所述第一漏極之間截止。
[0011]其中，所述控制單元還包括第二支路，所述第二支路包括光電耦合器、第四電阻、第五電阻及第二運(yùn)算放大器，所述光電親合器包括第一親合輸入端、第二親合輸入端、第一耦合輸出端及第二耦合輸出端，所述第一耦合輸入端電連接所述電壓產(chǎn)生電路的輸出端，所述第二耦合輸入端作為所述薄膜晶體管柵極電壓供給電路的輸出端以輸出所述第一電壓，所述第一耦合輸出端電通過(guò)所述第四電阻接地，所述第二耦合輸出端通過(guò)所述第五電阻接收一高電平電壓，所述第二運(yùn)算放大器的正極輸入端連接所述第四電阻與所述第一耦合輸出端之間的節(jié)點(diǎn)，所述第二運(yùn)算放大器的輸出端電連接所述第一柵極，以輸出所述第一支路控制信號(hào)。
[0012]其中，所述電壓產(chǎn)生電路包括電壓產(chǎn)生芯片、第六電阻及第七電阻，所述電壓產(chǎn)生芯片產(chǎn)生所述原始電壓，所述電壓產(chǎn)生芯片的輸出端電連接所述第六電阻及所述第七電阻至薄膜晶體管柵極電壓供給電路的輸出端，所述電壓調(diào)節(jié)單元包括第二薄膜晶體管及第八電阻，所述第二薄膜晶體管包括第二柵極、第二源極及第二漏極，所述第二柵極電連接所述選擇器的所述第四端，所述第二源極接地，所述第二漏極通過(guò)所述