T2的漏極、第三N型薄膜晶體管Τ3的漏極、及第九Ρ型薄膜晶體管T9的柵極；
[0067]第一 Ρ型薄膜晶體管Τ1，所述第一 Ρ型薄膜晶體管Τ1的柵極接入反相觸控控制信號(hào)XTCK，源極接入恒壓高電位VGH，漏極電性連接于第二 Ρ型薄膜晶體管Τ2的漏極、第三Ν型薄膜晶體管Τ3的漏極、及第九Ρ型薄膜晶體管T9的柵極；
[0068]第四Ν型薄膜晶體管Τ4，所述第四Ν型薄膜晶體管Τ4的柵極接入觸控控制信號(hào)TCK，源極接入恒壓低電位VGL，漏極電性連接于第二 Ρ型薄膜晶體管Τ2的源極、第三Ν型薄膜晶體管Τ3的源極、及第十Ν型薄膜晶體管Τ10的柵極；
[0069]第五Ν型薄膜晶體管Τ5，所述第五Ν型薄膜晶體管Τ5的柵極電性連接于第二反相器ΙΝ2的輸出端，源極接入恒壓低電位VGL，漏極電性連接于第二 Ρ型薄膜晶體管Τ2的源極、第三Ν型薄膜晶體管Τ3的源極、及第十Ν型薄膜晶體管Τ10的柵極；
[0070]第九Ρ型薄膜晶體管T9，所述第九Ρ型薄膜晶體管T9的源極接入恒壓高電位VGH，漏極電性連接于柵極掃描驅(qū)動(dòng)信號(hào)輸出端Gate (N);
[0071]第十N型薄膜晶體管T10，所述第十N型薄膜晶體管T10的源極接入恒壓低電位VGL，漏極電性連接于柵極掃描驅(qū)動(dòng)信號(hào)輸出端Gate (N)。
[0072]特別地，請(qǐng)參閱圖3，在第一級(jí)G0A單元中，所述第一傳輸門TG1的輸入端接入電路的起始信號(hào)STV ;請(qǐng)參閱圖4，在最后一級(jí)G0A單元中，所述第二傳輸門TG2的輸入端接入電路的起始信號(hào)STV。
[0073]具體地，請(qǐng)參閱圖6，所述第一反相器IN1包括:一 N型薄膜晶體管與一 P型薄膜晶體管，所述N型薄膜晶體管的柵極與P型薄膜晶體管的柵極電性連接作為輸入端，N型薄膜晶體管的漏極與P型薄膜晶體管的漏極電性連接作為輸出端，N型薄膜晶體管的源極接入恒壓低電位VGL，P型薄膜晶體管的源極接入恒壓高電位VGH。當(dāng)輸入端接入高電位信號(hào)時(shí)，N型薄膜晶體管打開(kāi)，輸出端輸出低電位；當(dāng)輸入端接入低電位信號(hào)時(shí)，P型薄膜晶體管打開(kāi)，輸出端輸出高電位。
[0074]請(qǐng)參閱圖7，所述第一與第二時(shí)鐘控制反相器TF1、TF2均包括:兩串聯(lián)的N型薄膜晶體管與兩串聯(lián)的P型薄膜晶體管，其中一個(gè)P型薄膜晶體管的柵極作為時(shí)鐘控制反相器的低電位控制端，源極接入恒壓高電位VGH，漏極電性連接于另一個(gè)P型薄膜晶體管的源極；一個(gè)N型薄膜晶體管柵極作為時(shí)鐘控制反相器的高電位控制端，源極接入恒壓低電位VGL，漏極電性連接于另一個(gè)N型薄膜晶體管的源極；另一個(gè)N型薄膜晶體管的柵極與另一個(gè)P型薄膜晶體管的柵極電性連接作為時(shí)鐘控制反相器的輸入端，另一個(gè)N型薄膜晶體管的漏極與另一個(gè)P型薄膜晶體管的漏極電性連接作為時(shí)鐘控制反相器的輸出端。僅在低電位控制端接入低電位信號(hào)，高電位控制端接入高電位的前提下:輸入端接入高電位信號(hào)時(shí)，兩串聯(lián)的N型薄膜晶體管均打開(kāi)，輸出端輸出低電位；輸入端接入低電位信號(hào)時(shí)，兩串聯(lián)的P型薄膜晶體管均打開(kāi)，輸出端輸出高電位。
[0075]請(qǐng)參閱圖8，所述第一和第二傳輸門TG1、TG2均包括:相對(duì)設(shè)置的一 N型薄膜晶體管與一 P型薄膜晶體管，所述N型薄膜晶體管的柵極作為傳輸門的高電位控制端，所述P型薄膜晶體管的柵極作為傳輸門的低電位控制端，N型薄膜晶體管的源極與P型薄膜晶體管的源極電性作為傳輸門的輸入端，N型薄膜晶體管的漏極與P型薄膜晶體管的漏極電性連接作為傳送門的輸出端。只有在低電位控制端接入低電位信號(hào)，高電位控制端接入高電位時(shí)，傳輸門才打開(kāi)，輸入端與輸出端導(dǎo)通。
[0076]請(qǐng)參閱圖9，所述與非門NAND包括:串聯(lián)的兩N型薄膜晶體管與相對(duì)設(shè)置的兩P型薄膜晶體管，其中第一個(gè)P型薄膜晶體管的柵極與第一個(gè)N型薄膜晶體管的柵極電性連接作為與非門的第一輸入端，第二個(gè)P型薄膜晶體管的柵極與第二個(gè)N型薄膜晶體管的柵極電性連接作為與非門的第二輸入端，兩個(gè)P型薄膜晶體管的源極均接入恒壓高電位VGH，兩個(gè)P型薄膜晶體管的漏極均與第一個(gè)N型薄膜晶體管的漏極電性連接作為與非門的輸出端，第一個(gè)N型薄膜晶體管的源極與第二個(gè)N型薄膜晶體管的漏極電性連接，第二個(gè)N型薄膜晶體管的源極接入恒壓低電位VGL。只有在第一輸入端與第二輸入端均接入高電位信號(hào)的情況下，串聯(lián)的兩N型薄膜晶體管均打開(kāi)，輸出端輸出低電位；只要第一輸入端、第二輸入端的至少其中之一接入低電位信號(hào)，就會(huì)有P型薄膜晶體管打開(kāi)，輸出端輸出高電位。進(jìn)一步地，時(shí)鐘信號(hào)通過(guò)輸入一反相器得到反相時(shí)鐘信號(hào)，例如將第Μ條時(shí)鐘信號(hào)輸入反相器得到第Μ條反相時(shí)鐘信號(hào)。
[0077]本發(fā)明的適用于In Cell型觸控顯示面板的G0A電路既能進(jìn)行正向掃描，又能進(jìn)行反向掃描:所述第一直流控制信號(hào)U2D與第二直流控制信號(hào)D2U的電位相反，當(dāng)所述第一直流控制信號(hào)U2D提供低電位且第二直流控制信號(hào)D2U提供高電位時(shí)，進(jìn)行正向掃描；當(dāng)所述第一直流控制信號(hào)U2D提供高電位且第二直流控制信號(hào)D2U提供低電位時(shí)，進(jìn)行反向掃描。請(qǐng)結(jié)合圖2與圖5，以正向掃描為例，本發(fā)明的適用于In Cell型觸控顯示面板的GOA電路的工作過(guò)程包括正常顯示和觸控掃描兩個(gè)階段，具體如下:
[0078]首先進(jìn)入正常顯示階段，在該正常顯示階段，所述觸控掃描驅(qū)動(dòng)信號(hào)Tx始終提供低電位，所述觸控控制信號(hào)TCK為低電位，反相觸控控制信號(hào)XTCK為高電位，輸出緩沖模塊600中的第三傳輸門TG3打開(kāi)，即第二 P型薄膜晶體管T2與第三N型薄膜晶體管T3均打開(kāi)，同時(shí)第一 P型薄膜晶體管T1與第四N型薄膜晶體管T4均關(guān)閉。
[0079]進(jìn)一步地，該正常顯示階段又分為:
[0080]階段1、第n-Ι級(jí)G0A單元的第一節(jié)點(diǎn)Q(n_l)(第一級(jí)G0A單元?jiǎng)t為電路的起始信號(hào)STV)提供高電位，即級(jí)傳信號(hào)為高電位，由于正向掃描時(shí)，所述第一直流控制信號(hào)U2D提供低電位、第二直流控制信號(hào)D2U提供高電位，第一傳輸門TG1工作，將級(jí)傳信號(hào)的高電位傳輸至第一時(shí)鐘控制反相器TF1，此時(shí)第Μ條時(shí)鐘信號(hào)CK (Μ)提供高電位，第一反相時(shí)鐘XCK(M)提供低電位，第一時(shí)鐘控制反相器TF1打開(kāi)，第二時(shí)鐘控制反相器TF2關(guān)閉，第一時(shí)鐘控制反相器TF1輸出端輸出低電位即第二節(jié)點(diǎn)P(N)為低電位，該低電位經(jīng)由第一反相器IN1后轉(zhuǎn)變?yōu)楦唠娢惶峁┲恋谝还?jié)點(diǎn)Q(N);
[0081]階段2、第Μ條時(shí)鐘信號(hào)CK(M)轉(zhuǎn)變?yōu)榈碗娢?，第一反相時(shí)鐘XCK(M)轉(zhuǎn)變?yōu)楦唠娢?，第二時(shí)鐘控制反相器TF2打開(kāi)，第一時(shí)鐘控制反相器TF1關(guān)閉，第一節(jié)點(diǎn)Q(N)的高電位在第二時(shí)鐘控制反相器TF2與第一反相器IN1的作用下鎖存，與非門NAND輸出高電位，經(jīng)由第二反相器IN2輸出低電位，第六P型薄膜晶體管T6打開(kāi)，恒壓高電位VGH經(jīng)由打開(kāi)的第三傳輸門TG3傳輸至第十N型薄膜晶體管T10的柵極，第十N型薄膜晶體管T10打開(kāi)，柵極掃描驅(qū)動(dòng)輸出端Gate (N)輸出恒壓低電位VGL ;
[0082]階段3、第M+2條時(shí)鐘信號(hào)CK(M+2)提供高電位，第一節(jié)點(diǎn)Q(N)仍鎖存為高電位，與非門NAND輸出低電位，經(jīng)由第二反相器IN2輸出高電位，第五N型薄膜晶體管T5打開(kāi)，恒壓低電位VGL經(jīng)由打開(kāi)的第三傳輸門TG3傳輸至第九P型薄膜晶體管T9的柵極，第九P型薄膜晶體管T9打開(kāi)，柵極掃描驅(qū)動(dòng)輸出端Gate (N)輸出恒壓高電位VGH ;
[0083]階段4、隨后，第M+2條時(shí)鐘信號(hào)CK(M+2)轉(zhuǎn)變?yōu)榈碗娢?，柵極掃描驅(qū)動(dòng)輸出端Gate (N)輸出恒壓低電位VGL ；
[0084]階段5、第Μ條時(shí)鐘信號(hào)CK(M)再次提供高電位，第n_l級(jí)GOA單元的第一節(jié)點(diǎn)Q(n-l)提供低電位，經(jīng)由第一傳輸門TG1、和第一時(shí)鐘控制反相器TF1后提供高電位至第二節(jié)點(diǎn)Ρ (η)，再經(jīng)過(guò)第一反相器ΙΝ1提供低電位至第一節(jié)點(diǎn)Q (Ν)，然后第一節(jié)點(diǎn)Q (Ν)鎖存至低電位，柵極掃描驅(qū)動(dòng)輸出端Gate (N)持續(xù)輸出恒壓低電位VGL ;
[0085]正常顯示階段結(jié)束后，進(jìn)入觸控掃描階段，在該觸控掃描階段，所述觸控掃描驅(qū)動(dòng)信號(hào)Tx提供周期性脈沖信號(hào)，所述觸控控制信號(hào)TCK轉(zhuǎn)變?yōu)楦唠娢?；反相觸控控制信號(hào)XTCK轉(zhuǎn)變?yōu)榈碗娢?，控制第三傳輸門TG3關(guān)閉，同時(shí)控制第一 P型薄膜晶體管T1與第四N型薄膜晶體管T4均打開(kāi)，恒壓高電位VGH經(jīng)由第一 P型薄膜晶體管T1傳輸至第九P型薄膜晶體管T9的柵極，第九P型薄膜晶體管T9關(guān)閉，恒壓低電位VGL經(jīng)由第四N型薄膜晶體管T4傳輸至第十N型薄膜晶體管T10的柵極，第十N型薄膜晶體管T10亦關(guān)閉，使得所述柵極掃描驅(qū)動(dòng)信號(hào)輸出端(Gate(N))懸空，輸出的柵極掃描驅(qū)動(dòng)信號(hào)呈高阻態(tài)，并跟隨觸控掃描驅(qū)動(dòng)信號(hào)Tx在高、低電位之間跳變而發(fā)生同樣的高、低電位跳變。這樣能夠降低1C在觸控掃描階段對(duì)于信號(hào)處理的負(fù)載，提升G0A電路的工作效率。
[0086]綜上所述，本發(fā)明的適用于In Cell型觸控顯示面板的G0A電路，通過(guò)對(duì)輸出緩沖模塊重新設(shè)計(jì)，在輸出緩沖模塊中增加了由第二 P型薄膜晶體管與第三N型薄膜晶體管構(gòu)成的第三傳輸門、第一 P型薄膜晶體管、及第四N型薄膜晶體管，并引入觸控控制信號(hào)與反相觸控控制信號(hào)來(lái)控制輸出緩沖模塊的工作狀態(tài)，使得在正常顯示階段，第三傳輸門打開(kāi)，第一、第四薄膜晶體管關(guān)閉，輸出緩沖模塊正常輸出柵極掃描驅(qū)動(dòng)信號(hào)，而在觸控掃描階段，第三傳輸門關(guān)閉，第一、第四薄膜晶體管打開(kāi)，柵極掃描驅(qū)動(dòng)信號(hào)輸出端懸空，輸出的柵極掃描驅(qū)動(dòng)信號(hào)呈高阻態(tài)，跟隨觸控掃描驅(qū)動(dòng)信號(hào)在高、低電位之間跳變而發(fā)生同樣的高、低電位跳變，能夠降低1C在觸控掃描階段對(duì)于信號(hào)處理的負(fù)載，提升G0A電路的工作效率。
[0087]以上所述，對(duì)于本領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，可以根據(jù)本發(fā)明的技術(shù)方案和技術(shù)構(gòu)思作出其他各種相應(yīng)的改變和變形，而所有這些改變和變形都應(yīng)屬于本發(fā)明權(quán)利要求的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種適用于In Cell型觸控顯示面板的GOA電路，其特征在于，包括:級(jí)聯(lián)的多級(jí)GOA單元，每一級(jí)GOA單元均包括:正反向掃描控制