柵極驅(qū)動單元、柵極驅(qū)動電路及顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，特別是涉及一種柵極驅(qū)動單元、柵極驅(qū)動電路及顯示
目.ο
【背景技術(shù)】
[0002]平板顯示器(FPD，F(xiàn)lat-Panel_Display)具有圖像清晰度高、畫面無閃爍、節(jié)能環(huán)保、輕薄等優(yōu)點，為目前主流的顯示器。近年來，平板顯示器正向高幀頻、高分辨率、更窄邊框的方向發(fā)展。
[0003]在平板顯示器的驅(qū)動方式中，例如對于平板液晶顯示器，傳統(tǒng)的驅(qū)動方式是采用集成電路(1C)的方式，將外圍驅(qū)動電路通過C0G(Chip On Glass，芯片綁定在玻璃基板上)等封裝工藝連接到液晶面板上，這種方式不僅不利于顯示器的輕薄化，且成本較高，外圍驅(qū)動電路的引腳數(shù)量較多時還會影響顯示器的機(jī)械和電學(xué)可靠性，尤其是對于高分辨率顯示器，這種缺陷更加明顯。集成顯示驅(qū)動電路的出現(xiàn)很好地解決了上述問題。集成顯示驅(qū)動電路是指將顯示器的柵極驅(qū)動電路和數(shù)據(jù)驅(qū)動電路等外圍驅(qū)動電路以薄膜晶體管(TFT，ThinFilm Transistor)的形式和像素薄膜晶體管一起制作于液晶面板上。與傳統(tǒng)的COG驅(qū)動方式相比，能夠減少驅(qū)動芯片的數(shù)量及其壓封程序，有利于降低成本，且能夠使得顯示器外圍更加纖薄，模組更緊湊，有利于提高顯示器的機(jī)械和電學(xué)的可靠性。
[0004]集成柵極驅(qū)動電路(Gate Driver on Array，G0A)得到了非常廣泛的研究，但是隨著顯示器向著高幀頻、高分辨率、更窄邊框的方向發(fā)展，對集成柵極驅(qū)動電路的工作頻率、電路占用面積也提出了更高的要求。在集成柵極驅(qū)動電路中，通常需要低電平維持晶體管來對柵極驅(qū)動電路的輸出信號的低電平進(jìn)行維持。然而在柵極驅(qū)動電路的驅(qū)動階段，現(xiàn)有的電路設(shè)計中的低電平維持晶體管的控制極電位無法完全下拉至低電平，導(dǎo)致了漏電的存在。而低電平維持晶體管的漏電，增大了柵極驅(qū)動電路的輸出脈沖的上升、下降延遲，從而限制了電路的工作頻率的提高。
【發(fā)明內(nèi)容】
[0005]本發(fā)明主要解決的技術(shù)問題是提供一種柵極驅(qū)動單元、柵極驅(qū)動電路及顯示裝置，能夠減小低電平維持模塊的漏電，從而有利于減小柵極信號輸出的延遲，提高工作頻率。
[0006]為解決上述技術(shù)問題，本發(fā)明采用的一個技術(shù)方案是:提供一種用于驅(qū)動液晶面板的柵極驅(qū)動單元，包括輸入模塊、輸出模塊、控制模塊以及第一低電平維持模塊;所述輸入模塊包括用于輸入第一脈沖信號的脈沖信號輸入端、用于輸入第一控制信號的第一下拉控制端和耦合至第一控制節(jié)點的控制信號輸出端，所述輸入模塊用于根據(jù)所述第一脈沖信號和所述第一控制信號控制所述第一控制節(jié)點的電位;所述輸出模塊包括耦合至所述第一控制節(jié)點的驅(qū)動控制端、用于輸入第一時鐘信號的時鐘信號輸入端以及柵極信號輸出端，所述輸出模塊在所述第一控制節(jié)點的電位的控制下，通過所述柵極信號輸出端輸出柵極選通信號或柵極截止信號；所述控制模塊包括用于輸入所述第一時鐘信號的時鐘信號輸入端、用于輸入第一輸入信號的第一輸入信號端、耦合至第二控制節(jié)點的第二下拉控制端、耦合至所述第一控制節(jié)點的第一控制端以及耦合至低電平節(jié)點的第一下拉端，所述低電平節(jié)點用于輸入低電平信號，所述控制模塊至少用于在所述輸出模塊輸出柵極選通信號之前以及輸出柵極選通信號期間在所述第一控制節(jié)點的高電平控制下將所述第二控制節(jié)點的電位下拉至低電平;所述第一低電平維持模塊包括耦合至所述第二控制節(jié)點的第三下拉控制端、耦合至所述第一控制節(jié)點的第一端、耦合至所述輸出模塊的柵極信號輸出端的第二端以及耦合至所述低電平節(jié)點的第三端，所述第一低電平維持模塊在所述第二控制節(jié)點的低電平控制下至少在所述輸出模塊輸出柵極選通信號之前以及輸出柵極選通信號期間處于截止?fàn)顟B(tài)。
[0007]其中，所述輸入模塊包括第一晶體管和第三晶體管，所述第一晶體管的柵極和所述第一晶體管的第一極連接，用于輸入所述第一脈沖信號，所述第一晶體管的第二極和所述第三晶體管的第一極連接至所述第一控制節(jié)點，所述第三晶體管的柵極用于輸入所述第一控制信號，所述第三晶體管的第二極連接至所述低電平節(jié)點，所述第一控制信號為第二脈沖信號;所述輸出模塊包括第二晶體管，所述第二晶體管的柵極連接至所述第一控制節(jié)點，所述第二晶體管的第一極用于輸入所述第一時鐘信號，所述第二晶體管的第二極為所述柵極信號輸出端;所述控制模塊包括第四晶體管、第五晶體管、第八晶體管以及第二電容，所述第四晶體管的柵極與所述第八晶體管的第一極以及所述第二電容的一端相連，所述第二電容的另一端用于輸入所述第一時鐘信號，所述第八晶體管的柵極和所述第五晶體管的柵極連接至所述第一控制節(jié)點，所述第八晶體管的第二極和第五晶體管的第二極連接至所述低電平節(jié)點，所述第五晶體管的第一極和所述第四晶體管的第二極連接至所述第二控制節(jié)點，所述第四晶體管的第一極用于輸入所述第一輸入信號;所述第一低電平維持模塊包括第六晶體管和第七晶體管，所述第六晶體管的柵極和所述第七晶體管的柵極連接至所述第二控制節(jié)點，所述第六晶體管的第一極連接至所述第一控制節(jié)點，所述第六晶體管的第二極和所述第七晶體管的第二極連接至所述低電平節(jié)點，所述第七晶體管的第一極連接至所述第二晶體管的第二極。
[0008]其中，所述輸入模塊包括第一晶體管和第三晶體管，所述第一晶體管的柵極與所述第一晶體管的第一極以及所述第三晶體管的第二極連接，用于輸入所述第一脈沖信號，所述第一晶體管的第二極和所述第三晶體管的第一極連接至所述第一控制節(jié)點，所述第三晶體管的柵極用于輸入所述第一控制信號，所述第一控制信號為第二時鐘信號;所述輸出模塊包括第二晶體管，所述第二晶體管的柵極連接至所述第一控制節(jié)點，所述第二晶體管的第一極用于輸入所述第一時鐘信號，所述第二晶體管的第二極為所述柵極信號輸出端，所述第一時鐘信號的高電平和所述第二時鐘信號的高電平重疊1/4個時鐘周期;所述控制模塊包括第四晶體管、第五晶體管、第八晶體管以及第二電容，所述第四晶體管的柵極與所述第八晶體管的第一極以及所述第二電容的一端相連，所述第二電容的另一端用于輸入所述第一時鐘信號，所述第八晶體管的柵極和所述第五晶體管的柵極連接至所述第一控制節(jié)點，所述第八晶體管的第二極和第五晶體管的第二極連接至所述低電平節(jié)點，所述第五晶體管的第一極和所述第四晶體管的第二極連接至所述第二控制節(jié)點，所述第四晶體管的第一極用于輸入所述第一輸入信號;所述低電平維持模塊包括第六晶體管和第七晶體管，所述第六晶體管的柵極和所述第七晶體管的柵極連接至所述第二控制節(jié)點，所述第六晶體管的第一極連接至所述第一控制節(jié)點，所述第六晶體管的第二極和所述第七晶體管的第二極連接至所述低電平節(jié)點，所述第七晶體管的第一極連接至所述第二晶體管的第二極。
[0009]其中，所述控制模塊還包括第十五晶體管，所述第十五晶體管的柵極連接至所述第一晶體管的柵極，所述第十五晶體管的第一極連接至所述第二控制節(jié)點，所述第十五晶體管的第二極連接至所述低電平節(jié)點。
[0010]其中，還包括第二低電平維持模塊，所述控制模塊還包括第九晶體管和第十晶體管，所述第二低電平維持單元包括第十一晶體管和第十二晶體管;所述第九晶體管的柵極連接至所述第四晶體管的柵極，所述第九晶體管的第一極用于輸入第三時鐘信號，所述第九晶體管的第二極與所述第十晶體管的第一極、所述第十一晶體管的柵極以及所述第十二晶體管的柵極連接，所述第十晶體管的柵極和所述第八晶體管的柵極連接至所述第一控制節(jié)點，所述第十晶體管的第二極連接至所述低電平節(jié)點，所述第十一晶體管的第一極與所述第二晶體管的第二極連接，所述第十一晶體管的第二極和所述第十二晶體管的第二極連接至所述低電平節(jié)點，所述第十二晶體管的第一極連接至所述第一控制節(jié)點；所述第四晶體管的第一極輸入的所述第一輸入信號為第四時鐘信號，所述第三時鐘信號和所述第四時鐘信號為兩相低頻時鐘信號。
[0011]其中，所述控制模塊還包括第十三晶體管和第十四晶體管，所述第十三晶體管的柵極用于輸入所述第三時鐘信號，所述第十三晶體管的第一極連接至所述第四晶體管的第一極，所述第十三晶體管的第二極連接至所述第二控制節(jié)點，所述第十四晶體管的柵極用于輸入所述第四時鐘信號，所述第十四晶體管的第一極連接至所述第九晶體管的第一極，所述第十四晶體管的第二極連接至所述第九晶體管的第二極。
[0012]其中，所述控制單元還包括第十六晶體管和第十七晶體管，所述第十六晶體管的柵極與所述第十七晶體管的柵極以及所述第一晶體管的柵極連接，所述第十六晶體管的第一極與所述第九晶體管的第二極連接，所述第十六晶體管的第二極和所述第十七晶體管的第二極連接至所述低電平節(jié)點，所述第十七晶體管的第一極連接至所述第二控制節(jié)點。
[0013]其中，所述柵極驅(qū)動單元還包括第二低電平維持模塊，所述第二低電平維持模塊包括第十八晶體管和第十九晶體管;其中當(dāng)前級柵極驅(qū)動單元的所述第十八晶體管的柵極和所述第十九晶體管的柵極連接至前一級柵極驅(qū)動單元的第二控制節(jié)點，當(dāng)前級柵極驅(qū)動單元的所述第十八晶體管的第一極連接至當(dāng)前級柵極驅(qū)動單元的第一控制節(jié)點，當(dāng)前級柵極驅(qū)動單元的所述第十八晶體管的第二極連接至當(dāng)前級柵極驅(qū)動單元的低電平節(jié)點，當(dāng)前級柵極驅(qū)動單元的所述第十九晶體管的第一極連接至當(dāng)前級柵極驅(qū)動單元的第二晶體管的第二極，當(dāng)前級柵極驅(qū)動單元的所述第十九晶體管的第二極連接至當(dāng)前級柵極驅(qū)動單元的低電平節(jié)點；當(dāng)前級柵極驅(qū)動單元的所述第四晶體管的第一極輸入的所述第一輸入信號為第四時鐘信號。
[0014]為解決上述技術(shù)問題，本發(fā)明采用的另一個技術(shù)方案是:提供一種用于驅(qū)動液晶面板的柵極驅(qū)動電路，包括Μ個級聯(lián)的柵極驅(qū)動單元，其中Μ為大于1的整數(shù)，所述柵極驅(qū)動單元為上述任一項所述的柵極驅(qū)動單元，其中第Ν級柵極驅(qū)動單元的脈沖信號輸入端連接至第Ν-1級柵極驅(qū)動單元的柵極信號輸出端，其中Ν為整數(shù)，取值范圍為1〈Ν<Μ，或第Ν級柵極驅(qū)動單元的脈沖信號輸入端連接至第Ν-2級柵極驅(qū)動單元的柵極信號輸出端，其中Ν為整數(shù)，取值范圍為2〈N<M。
[0015]為解決上述技術(shù)問題，本發(fā)明采用的又一個技術(shù)方案是:提供一種用于驅(qū)動液晶面板的柵極驅(qū)動電路，包括Μ個級聯(lián)的柵極驅(qū)動單元，其中Μ為大于1的整數(shù);第1至第M-4級柵極驅(qū)動單元為權(quán)利要求2或4所述的柵極驅(qū)動單元，第Μ-3至第Μ級柵極驅(qū)動單元為權(quán)利要求3所述的柵極驅(qū)動單元，其中當(dāng)所述第1至第Μ-4級柵極驅(qū)動單元為權(quán)利要求4所述的柵極驅(qū)動單元時，所述柵極驅(qū)動單元的第三晶體管的第二極連接至所述低電平節(jié)點且所述第三晶體管的柵極輸入的所述第一控制信號為第二脈沖信號；其中第Ν級柵極驅(qū)動單元的脈沖信號輸入端連接至第Ν-1級柵極驅(qū)動單元的柵極信號輸出端，其中Ν為整數(shù)，取值范圍為1〈Ν<Μ，或第Ν級柵極驅(qū)動單元的脈沖信號輸入端連接至第Ν-2級柵極驅(qū)動單元的柵極信號輸出端，其中Ν為整數(shù)，取值范圍為2〈Ν<Μ。
[0016]為解決上述技術(shù)問題，本發(fā)明采用的又一個技術(shù)方案是:包括Μ個級聯(lián)的柵極驅(qū)動單元，其中Μ為大于1的整數(shù);所述柵極驅(qū)動單元為權(quán)利要求5-7任一項所述的柵極驅(qū)動單元，其中第1至第Μ-4級柵極驅(qū)動單元中每一級柵極驅(qū)動單元的第三晶體管的第二極連接至低電平節(jié)點且所述第三晶體管的柵極輸入的所述第一控制信號為第二脈沖信號，第Μ-3至第Μ級柵極驅(qū)動單元中的每一級柵極驅(qū)動單元的第三晶體管的第二極連接至第一晶體管的第一極以輸入第一脈沖信號且所述第三晶體管的柵極輸入的所述第一控制信號為第二時鐘信號;其中第Ν級柵極驅(qū)動單元的脈沖信號輸入端連接至第Ν-1級柵極驅(qū)動單元的柵極信號輸出端，其中Ν為整數(shù)，取值范圍為1〈Ν<Μ，或第Ν級柵極驅(qū)動單元的脈沖信號輸入端連接至第Ν-2級柵極驅(qū)動單元的柵極信號輸出端，其中Ν為整數(shù)，取值范圍為2〈Ν<Μ。
[0017]為解決上述技術(shù)問題，本發(fā)明采用的又一個技術(shù)方案是:包括Μ個級聯(lián)的柵極驅(qū)動單元，其中Μ為大于1的整數(shù);第1級柵極驅(qū)動單元為權(quán)利要求5-7任一項所述的柵極驅(qū)動單元，其中所述第1級柵極驅(qū)動單元的第三晶體管的第二極連接至低電平節(jié)點且所述第三晶體管的柵極輸入的所述第一控制信號為第二脈沖信號;第2至第Μ-4級柵極驅(qū)動單元為權(quán)利要求8所述的柵極驅(qū)動單元，其中所述第2至第Μ-4級柵極驅(qū)動單元中每一級柵極驅(qū)動單元的第三晶體管的第二極連接至低電平節(jié)點且所述第三晶體管的柵極輸入的所述第一控制信號為第二脈沖信號;第Μ-3至第Μ級柵極驅(qū)動單元為權(quán)利要求5-7任一項所述的柵極驅(qū)動單元，其中所述第Μ-3至第Μ級柵極驅(qū)動單元中的每一級柵極驅(qū)動單元的第三晶體管的第二極連接至第一晶體管的第一極以輸入第一脈沖信號且所述第三晶體管的柵極輸入的所述第一控制信號為第二時鐘信號;其中第Ν級