移位寄存單元及驅(qū)動方法、柵極驅(qū)動電路和顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示裝置領(lǐng)域，具體地，涉及一種移位寄存單元、該移位寄存單元的驅(qū)動方法，一種包括該移位寄存單元的移位寄存器、一種包括該移位寄存器的柵極驅(qū)動電路和一種包括該柵極驅(qū)動電路的顯示裝置。
【背景技術(shù)】
[0002]圖1中所示的是移位寄存單元的一部分，如圖所示，所述移位寄存單元包括上拉晶體管T1、存儲電容C、時鐘信號輸入端CLK和信號輸出端OUT。在移位寄存單元的輸出階段，上拉晶體管T1導(dǎo)通時，將通過時鐘信號輸入端CLK輸入有效的信號輸出至信號輸出端OUT。在移位寄存單元工作周期的某些階段(例如，移位寄存單元的復(fù)位階段)，需要控制上拉晶體管T1截止，以避免在此階段信號輸出端存在輸出，需要使得上拉晶體管T1的柵源電壓差為0。
[0003]但是，隨著顯示裝置的使用，存在上拉晶體管T1無法正常截止的情況，從而會導(dǎo)致異常顯示。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于提供一種移位寄存單元、該移位寄存單元的驅(qū)動方法，一種包括該移位寄存單元的移位寄存器、一種包括該移位寄存器的柵極驅(qū)動電路和一種包括該柵極驅(qū)動電路的顯示裝置。所述移位寄存單元不會出現(xiàn)異常顯示。
[0005]為了實現(xiàn)上述目的，作為本發(fā)明的一個方面，提供一種移位寄存單元，所述移位寄存單元包括上拉模塊、時鐘信號輸入端、存儲模塊和信號輸出端，所述上拉模塊的輸入端與所述時鐘信號輸入端電連接，所述上拉模塊的輸出端與所述信號輸出端電連接，所述存儲模塊的一端與所述信號輸出端電連接，其中，所述移位寄存單元還包括控制電壓信號輸入端和漏電抑制模塊，所述漏電抑制模塊的輸出端與所述上拉模塊的控制端相連，所述漏電抑制模塊的第一輸入端與所述控制電壓信號輸入端相連，所述漏電抑制模塊的第二輸入端與所述存儲模塊的另一端相連，當(dāng)所述漏電抑制模塊的控制端接收到有效電壓信號時，將所述漏電抑制模塊的第二輸入端與所述上拉模塊的控制端導(dǎo)通，當(dāng)所述漏電抑制模塊的控制端接收到無效電壓信號時，將所述漏電抑制模塊的第一輸入端與所述上拉模塊的控制端導(dǎo)通，其中，當(dāng)所述上拉模塊的控制端接收到的電壓與所述上拉模塊的輸入端接收到的電壓的壓差不大于預(yù)設(shè)值時，所述上拉模塊的輸入端和輸出端導(dǎo)通。
[0006]優(yōu)選地，所述漏電抑制模塊的控制端與所述漏電抑制模塊的第二輸入端形成為一體且與所述存儲模塊的另一端相連。
[0007]優(yōu)選地，所述漏電抑制模塊包括第一開關(guān)元件和第二開關(guān)元件，
[0008]所述第一開關(guān)元件的控制端與所述漏電抑制模塊的控制端相連，所述第一開關(guān)元件的輸入端與所述漏電抑制模塊的第一輸入端相連，所述第一開關(guān)元件的輸出端與所述漏電抑制抑制模塊的輸出端相連，所述第一開關(guān)元件能夠在所述第一開關(guān)元件的控制端接收到無效電壓信號時將所述第一開關(guān)元件的輸入端和輸出端導(dǎo)通；
[0009]所述第二開關(guān)元件的輸入端與所述第一開關(guān)元件的控制端相連，所述第二開關(guān)元件的輸出端與所述第一開關(guān)元件的輸出端相連，所述第二開關(guān)元件能夠在輸入端接收到有效電壓信號時將所述第二開關(guān)元件的輸入端和輸出端導(dǎo)通。
[0010]優(yōu)選地，所述第一開關(guān)元件包括薄膜晶體管，所述第一開關(guān)元件的柵極形成為所述第一開關(guān)元件的控制端，所述第一開關(guān)元件的第一極形成為所述第一開關(guān)元件的輸入端，所述第一開關(guān)元件的第二極形成為所述第一開關(guān)元件的輸出端。
[0011]優(yōu)選地，所述第二開關(guān)元件包括薄膜晶體管，所述第二開關(guān)元件的柵極和該第二開關(guān)元件的第一極相連，并形成為所述第二開關(guān)元件的輸入端，所述第二開關(guān)元件的第二極形成為所述第二開關(guān)元件的輸出端。
[0012]優(yōu)選地，所述上拉模塊包括上拉晶體管，所述上拉晶體管的柵極形成為所述上拉模塊的控制端，所述上拉晶體管的第一極形成為所述上拉模塊的輸入端，所述上拉晶體管的第二極形成為所述上拉模塊的輸出端。
[0013]優(yōu)選地，所述上晶體管為N型晶體管。
[0014]優(yōu)選地，所述存儲模塊包括存儲電容。
[0015]作為本發(fā)明的另一個方面，提供一種移位寄存器，所述移位寄存器包括級聯(lián)的多級移位寄存單元，其中，所述移位寄存單元為本發(fā)明所提供的上述移位寄存單元。
[0016]作為本發(fā)明的還一個方面，提供一種柵極驅(qū)動電路，所述柵極驅(qū)動電路包括移位寄存器，其中，所述移位寄存器為本發(fā)明所提供的上述移位寄存器。
[0017]作為本發(fā)明的又一個方面，提供一種顯示裝置，所述顯示裝置包括柵極驅(qū)動電路，其中，所述柵極驅(qū)動電路為本發(fā)明所提供的上述柵極驅(qū)動電路。
[0018]作為本發(fā)明的再一個方面，提供一種移位寄存單元的驅(qū)動方法，其特征在于，所述移位寄存單元為本發(fā)明所提供的上述的移位寄存單元，所述驅(qū)動方法的每個工作周期都包括:
[0019]在充電階段，向時鐘信號輸入端提供無效電壓信號，向控制電壓信號輸入端提供控制電壓信號，向所述漏電抑制模塊的控制端提供有效電壓信號；
[0020]在輸出階段，向所述時鐘信號輸入端提供有效電壓信號，向所述控制電壓信號輸入端提供控制電壓信號，向所述漏電抑制模塊控制端提供有效電壓信號；
[0021]在輸出下拉階段，向所述時鐘信號輸入端提供無效電壓信號，向所述控制電壓信號輸入端提供所述控制電壓信號，向所述漏電抑制模塊的控制端提供無效電壓信號，其中，
[0022]所述控制電壓信號的極性與無效的時鐘信號極性相同，且所述控制電壓信號的極性與無效的時鐘信號的極性相同，且所述控制電壓信號的絕對值大于無效的時鐘信號的絕對值。
[0023]優(yōu)選地，當(dāng)所述上拉模塊包括所述上拉晶體管、且所述上拉晶體管為N型晶體管時，通過所述時鐘信號輸入端輸入的時鐘信號的低電平為-8V，通過所述控制電壓信號輸入端輸入的控制電壓信號為-12?-16V。
[0024]在本發(fā)明所提供的移位寄存單元工作時，在輸出拉低階段，可以通過控制電壓信號輸入端輸入確保上拉模塊斷開的控制電壓信號，并通過漏電抑制模塊將控制電壓信號輸入端輸入的控制電壓信號提供至上拉模塊的控制端，從而可以確保上拉模塊的輸入端與信號輸出端斷開，以防止漏電流的產(chǎn)生。
【附圖說明】
[0025]附圖是用來提供對本發(fā)明的進(jìn)一步理解，并且構(gòu)成說明書的一部分，與下面的【具體實施方式】一起用于解釋本發(fā)明，但并不構(gòu)成對本發(fā)明的限制。在附圖中:
[0026]圖1是現(xiàn)有的移位寄存單元的一部分的示意圖；
[0027]圖2是本發(fā)明所提供的移位寄存單元的一部分的示意圖；
[0028]圖3是本發(fā)明所提供的移位寄存單元的一種【具體實施方式】的一部分的示意圖；
[0029]圖4是本發(fā)明所提供的移位寄存單元在工作時，各個信號的時序圖。