點(diǎn)pu和輸出信號(hào)端OPT的電壓。
[0069]放電模塊160分別與復(fù)位信號(hào)端RST、上拉節(jié)點(diǎn)pu、電源信號(hào)端VSS、下拉節(jié)點(diǎn)pd和輸出信號(hào)端OPT連接，用于在下拉節(jié)點(diǎn)Pd的電壓和復(fù)位信號(hào)端RST的電壓的控制下，將電源信號(hào)端VSS的電壓寫(xiě)入上拉節(jié)點(diǎn)pu，或者，在下拉節(jié)點(diǎn)pd的電壓和復(fù)位信號(hào)端RST的電壓的控制下，將電源信號(hào)端VSS的電壓寫(xiě)入輸出信號(hào)端OPT，或者，在下拉節(jié)點(diǎn)pd的電壓的控制下，將電源信號(hào)端VSS的電壓寫(xiě)入上拉節(jié)點(diǎn)pu和輸出信號(hào)端OPT。
[0070]參見(jiàn)圖2-1，其中，保持模塊140包括第一晶體管Ml、第二晶體管M2、第三晶體管M3、第四晶體管M4、第五晶體管M5和二極管Dl。
[0071]第一晶體管Ml的第一極與第二時(shí)鐘信號(hào)端CLKB連接，第一晶體管Ml的第二極分別與第二晶體管M2的第三極、第五晶體管M5的第三極及第四晶體管M4的第二極連接，第一晶體管Ml的第三極與第二時(shí)鐘信號(hào)端CLKB連接。圖2-1中的節(jié)點(diǎn)PD-CN為第一晶體管Ml的第二極與第二晶體管M2的第三極的連接節(jié)點(diǎn)。
[0072]第二晶體管M2的第一極與第二時(shí)鐘信號(hào)端CLKB連接，第二晶體管M2的第二極與下拉節(jié)點(diǎn)Pd連接。
[0073]第三晶體管M3的第一極與電源信號(hào)端VSS連接，第三晶體管M3的第二極與下拉節(jié)點(diǎn)Pd連接，第三晶體管M3的第三極分別與上拉節(jié)點(diǎn)pu和第四晶體管M4的第三極連接。
[0074]第四晶體管M4的第一極與電源信號(hào)端VSS連接。
[0075]第五晶體管M5的第一極與二極管Dl的負(fù)極連接，第五晶體管M5的第二極與下拉節(jié)點(diǎn)Pd連接。
[0076]二極管Dl的正極與第一時(shí)鐘信號(hào)端CLK連接。
[0077]緩沖模塊110包括第六晶體管M6。
[0078]第六晶體管M6的第一極與輸入信號(hào)端IPT連接，第六晶體管M6的第二極與上拉節(jié)點(diǎn)Pu連接，第六晶體管M6的第三極與輸入信號(hào)端IPT連接。
[0079]上拉模塊120包括第七晶體管M7。
[0080]第七晶體管M7的第一極與第一時(shí)鐘信號(hào)端CLK連接，第七晶體管M7的第二極與輸出信號(hào)端OPT連接，第七晶體管M7的第三極與上拉節(jié)點(diǎn)PU連接。
[0081 ]下拉模塊130包括第八晶體管M8。
[0082]第八晶體管M8的第一極與電源信號(hào)端VSS連接，第八晶體管M8的第二極與輸出信號(hào)端OPT連接，第八晶體管M8的第三極與復(fù)位信號(hào)端RST連接。
[0083]充電模塊150包括電容Cl。
[0084]電容Cl的一端與上拉節(jié)點(diǎn)pu連接，電容Cl的另一端與輸出信號(hào)端OPT連接。
[0085]放電模塊160包括第九晶體管M9、第十晶體管MlO和第^^一晶體管Mll。
[0086]第九晶體管M9的第一極與電源信號(hào)端VSS連接，第九晶體管M9的第二極與上拉節(jié)點(diǎn)Pu連接，第九晶體管M9的第三極與復(fù)位信號(hào)端RST連接。
[0087]第十晶體管MlO的第一極與電源信號(hào)端VSS連接，第十晶體管MlO的第二極與上拉節(jié)點(diǎn)Pu連接，第十晶體管Ml O的第三極與下拉節(jié)點(diǎn)pd連接。
[0088]第十一晶體管Mll的第一極與電源信號(hào)端VSS連接，第十一晶體管Mll的第二極與輸出信號(hào)端OPT連接，第十一晶體管Mll的第三極與下拉節(jié)點(diǎn)Pd連接。
[0089]可選的，第一至第十一晶體管均為N型晶體管。
[0090]可選的，第一至第十一晶體管中的每個(gè)晶體管的第一極為源極，第二極為漏極，第三極為柵極。
[0091]如圖2-1所示，本發(fā)明實(shí)施例提供的GOA單元，放電下拉階段中，第一時(shí)鐘信號(hào)端CLK輸入第一電壓，第二時(shí)鐘信號(hào)端CLKB輸入第二電壓，輸入信號(hào)端IPT輸入第一電壓，復(fù)位信號(hào)端RST輸入第二電壓，電源信號(hào)端VSS輸入第一電壓，第二時(shí)鐘信號(hào)端CLKB處于高電平狀態(tài)，第一晶體管M1、第二晶體管M2和第五晶體管M5開(kāi)啟，下拉節(jié)點(diǎn)pd上的電壓被拉高，第十晶體管MlO和第十一晶體管Mll開(kāi)啟，而復(fù)位信號(hào)端RST處于高電平狀態(tài)，所以第九晶體管M9和第八晶體管M8開(kāi)啟，此時(shí)，第十晶體管MlO和第九晶體管M9將電源信號(hào)端VSS的第一電壓寫(xiě)入上拉節(jié)點(diǎn)Pu，第^^一晶體管Ml I和第八晶體管M8將電源信號(hào)端VSS的第一電壓寫(xiě)入輸出信號(hào)端OPT，這樣，電源信號(hào)端VSS將上拉節(jié)點(diǎn)pu和輸出信號(hào)端OPT的電壓拉低。同時(shí)，單向?qū)щ娦缘亩O管Dl防止第一時(shí)鐘信號(hào)端CLK將下拉節(jié)點(diǎn)pd的電壓拉低而影響放電過(guò)程。
[0092]放電保持階段中，第一時(shí)鐘信號(hào)端CLK輸入第二電壓，第二時(shí)鐘信號(hào)端CLKB輸入第一電壓，輸入信號(hào)端IPT輸入第一電壓，復(fù)位信號(hào)端RST輸入第一電壓，電源信號(hào)端VSS輸入第一電壓，節(jié)點(diǎn)PD-CN仍處于高電平狀態(tài)，第二晶體管M2和第五晶體管M5依然開(kāi)啟，第五晶體管M5將第一時(shí)鐘信號(hào)端CLK的第二電壓寫(xiě)入下拉節(jié)點(diǎn)pd，這樣，第一時(shí)鐘信號(hào)端CLK通過(guò)二極管Dl和第五晶體管M5將下拉節(jié)點(diǎn)pd的電壓繼續(xù)拉高，而第十晶體管MlO和第十一晶體管Mll依然開(kāi)啟，電源信號(hào)端VSS的第一電壓寫(xiě)入上拉節(jié)點(diǎn)pu，電源信號(hào)端VSS的第一電壓寫(xiě)入輸出信號(hào)端0ΡΤ，上拉節(jié)點(diǎn)pu和輸出信號(hào)端OPT繼續(xù)保持低電平狀態(tài)，使得上拉節(jié)點(diǎn)pu和輸出信號(hào)端OPT的噪音減小。
[0093]圖2-2示出了現(xiàn)有技術(shù)中的一種GOA單元的結(jié)構(gòu)示意圖，圖2_2中的GOA單元包括:緩沖模塊(即M6)、上拉模塊(S卩M7)、下拉模塊(S卩M8)、保持模塊(即Ml、M2、M3和M4)、充電模塊(S卩Cl)和放電模塊(S卩M9、M10和Mll)。該GOA單元在放電保持階段，上拉節(jié)點(diǎn)pu和輸出信號(hào)端OPT處于懸空狀態(tài)(即既不接高電平也不接低電平，處于不定狀態(tài))，容易引起噪音，影響電壓保持。示例的，在放電保持階段，第一時(shí)鐘信號(hào)端CLK的電壓由放電下拉階段的低電平變?yōu)楦唠娖?，由于M7的寄生電容的存在，上拉節(jié)點(diǎn)pu的電壓被拉高，M7開(kāi)啟，第一時(shí)鐘信號(hào)端CLK對(duì)輸出信號(hào)端OPT進(jìn)行再充電，此時(shí)，上拉節(jié)點(diǎn)pu的電壓和輸出信號(hào)端OPT的電壓為高電平，上拉節(jié)點(diǎn)Pu和輸出信號(hào)端OPT存在噪音。
[0094]本發(fā)明實(shí)施例通過(guò)在圖2-2所示的GOA單元的保持模塊中引入第五晶體管M5和二極管Dl，如圖2-1所示，使得GOA單元在放電保持階段，在節(jié)點(diǎn)H)-CN的電壓的控制下，第五晶體管M5開(kāi)啟，第一時(shí)鐘信號(hào)端CLK通過(guò)二極管Dl和第五晶體管M5將下拉節(jié)點(diǎn)pd的電壓繼續(xù)拉高，第十晶體管MlO和第^^一晶體管Ml I依然開(kāi)啟，電源信號(hào)端VSS的第一電壓寫(xiě)入上拉節(jié)點(diǎn)Pu，電源信號(hào)端VSS的第一電壓寫(xiě)入輸出信號(hào)端OPT，上拉節(jié)點(diǎn)pu和輸出信號(hào)端OPT繼續(xù)保持低電平狀態(tài)。這樣一來(lái)，減小了上拉節(jié)點(diǎn)Pu和輸出信號(hào)端OPT的噪音。
[0095]綜上所述，本發(fā)明實(shí)施例提供的GOA單元，由于保持模塊能夠在第二時(shí)鐘信號(hào)端的電壓的控制下，將第二時(shí)鐘信號(hào)端的電壓寫(xiě)入下拉節(jié)點(diǎn)，或者，在第二時(shí)鐘信號(hào)端的電壓的控制下，將第一時(shí)鐘信號(hào)端的電壓寫(xiě)入下拉節(jié)點(diǎn)，從而使得放電模塊在下拉節(jié)點(diǎn)的電壓和復(fù)位信號(hào)端的電壓的控制下，將電源信號(hào)端的電壓寫(xiě)入上拉節(jié)點(diǎn)，或者，在下拉節(jié)點(diǎn)的電壓和復(fù)位信號(hào)端的電壓的控制下，將電源信號(hào)端的電壓寫(xiě)入輸出信號(hào)端，相較于現(xiàn)有技術(shù)，上拉節(jié)點(diǎn)和輸出信號(hào)端的電壓較低，因此，減小了 GOA單元中上拉節(jié)點(diǎn)和輸出信號(hào)端的噪音。
[0096]請(qǐng)參考圖3-1，其示出了本發(fā)明實(shí)施例提供的一種GOA單元的驅(qū)動(dòng)方法的方法流程圖，該GOA單元的驅(qū)動(dòng)方法可以用于驅(qū)動(dòng)圖1或圖2-1所示的GOA單元，該GOA單元可以包括:緩沖模塊110、上拉模塊120、下拉模塊130、保持模塊140、充電模塊150和放電模塊160。參見(jiàn)圖3-1，G0A單元的驅(qū)動(dòng)方法包括:
[0097]步驟301、第一階段:第一時(shí)鐘信號(hào)端CLK輸入第一電壓，第二時(shí)鐘信號(hào)端CLKB輸入第二電壓，輸入信號(hào)端IPT輸入第一電壓，復(fù)位信號(hào)端RST輸入第二電壓，電源信號(hào)端VSS輸入第一電壓，使得第二時(shí)鐘信號(hào)端CLKB的第二電壓寫(xiě)入下拉節(jié)點(diǎn)，電源信號(hào)端VSS的第一電壓寫(xiě)入上拉節(jié)點(diǎn)Pu，電源信號(hào)端VSS的第一電壓寫(xiě)入輸