移位寄存器電路單元、柵極驅(qū)動電路和顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，具體涉及一種移位寄存器單元、柵極驅(qū)動電路和顯示
目.0
【背景技術(shù)】
[0002]有源矩陣有機發(fā)光二極體(Active-MatrixOrganic Light Emitting D1de，AMOLED)作為有機發(fā)光顯示(Organic Light-Emitting Display，0LED)中的一種應(yīng)用，具有高亮度、寬視角、響應(yīng)速度快、低功耗等優(yōu)點，已廣泛地被應(yīng)用于高性能顯示領(lǐng)域中?，F(xiàn)有技術(shù)中，大部分OLED產(chǎn)品采用柵極驅(qū)動電路為每一行的像素電路的提供柵極驅(qū)動信號，且每一行的每一種柵極驅(qū)動信號均各自通過一個移位寄存器單元生成。由此，雖然能夠提供所需要的多路柵極驅(qū)動信號，但是柵極驅(qū)動電路內(nèi)部電路存在著電路結(jié)構(gòu)和信號走線的冗余，造成布局空間不必要地擴大以及制作成本的增加。

【發(fā)明內(nèi)容】

[0003]針對現(xiàn)有技術(shù)中的缺陷，本發(fā)明提供了一種移位寄存器單元、柵極驅(qū)動電路和顯示裝置，以解決現(xiàn)有技術(shù)中驅(qū)動電路內(nèi)部電路存在著電路結(jié)構(gòu)和信號走線的冗余，造成布局空間不必要地擴大以及制作成本的增加的技術(shù)問題。
[0004]第一方面，本發(fā)明提供了一種移位寄存器單元，包括輸入端、控制端、第一輸出端和第二輸出端，還包括:
[0005]分別連接所述輸入端和第一節(jié)點的輸入模塊，用于在第一時鐘信號為第一電平時將所述輸入端所連接的信號接入至所述第一節(jié)點；
[0006]分別連接所述第一節(jié)點和第二節(jié)點的互置模塊，用于在所述第一節(jié)點處為第一電平時將所述第二節(jié)點處置為第二電平，在所述第二節(jié)點處為第一電平時將所述第一節(jié)點處置為第二電平；
[0007]分別連接所述控制端和所述第二節(jié)點的輸出控制模塊，用于在所述控制端所連接的信號的控制下將所述第二節(jié)點處置為第二電平；
[0008]分別連接所述第一節(jié)點、所述第二節(jié)點和所述第一輸出端的第一輸出模塊，用于在所述第一節(jié)點處為第一電平時將第一時鐘信號接入至所述第一輸出端，在第二節(jié)點處為第一電平時將所述第一輸出端處置為第二電平；
[0009]分別連接所述第一節(jié)點、所述第二節(jié)點和所述第二輸出端的第二輸出模塊，用于在所述第一節(jié)點處為第一電平時將第二時鐘信號接入至所述第二輸出端，在第二節(jié)點處為第一電平時將所述第二輸出端處置為第二電平；
[0010]其中，所述第一時鐘信號與第二時鐘信號分別為正相時鐘信號與反相時鐘信號中的一個。
[0011 ]可選地，所述輸入模塊包括第一晶體管；
[0012]所述第一晶體管的柵極連接所述第一時鐘信號，源極和漏極中的一個連接所述輸入端，另一個連接所述第一節(jié)點。
[0013]可選地，所述互置模塊包括第二晶體管和第三晶體管，其中:
[0014]所述第二晶體管的柵極連接所述第一節(jié)點，源極和漏極中的一個連接第二電平電壓線，另一個連接所述第二節(jié)點；
[0015]所述第三晶體管的柵極連接所述第二節(jié)點，源極和漏極中的一個連接第二電平電壓線，另一個連接所述第一節(jié)點。
[0016]可選地，所述輸出控制模塊包括第四晶體管；
[0017]所述第四晶體管的柵極連接所述控制端，源極和漏極中的一個連接所述第二節(jié)點，另一個連接第一電平電壓線。
[0018]可選地，所述第一輸出模塊包括第五晶體管和第六晶體管，其中:
[0019]所述第五晶體管的柵極連接所述第一節(jié)點，源極和漏極中的一個連接所述第一輸出端，另一個連接所述第一時鐘信號；
[0020]所述第六晶體管的柵極連接所述第二節(jié)點，源極和漏極中的一個連接第二電平電壓線，另一個連接所述第一輸出端。
[0021]可選地，所述第一輸出模塊還包括第一電容和第二電容，其中:
[0022]所述第一電容的第一端連接所述第一節(jié)點，第二端連接所述第一輸出端；
[0023]所述第二電容的第一端連接所述第二節(jié)點，第二端連接第二電平電壓線。
[0024]可選地，所述第二輸出模塊包括第七晶體管和第八晶體管，其中:
[0025]所述第七晶體管的柵極連接所述第一節(jié)點，源極和漏極中的一個連接所述第二輸出端，另一個連接所述第二時鐘信號；
[0026]所述第八晶體管的柵極連接所述第二節(jié)點，源極和漏極中的一個連接第二電平電壓線，另一個連接所述第二輸出端。
[0027]可選地，所述第二輸出模塊還包括第三電容和第四電容，其中:
[0028]所述第三電容的第一端連接所述第一節(jié)點，第二端連接所述第二輸出端；
[0029]所述第四電容的第一端連接所述第二節(jié)點，第二端連接第二電平電壓線。
[0030]第二方面，本發(fā)明還提供了一種柵極驅(qū)動電路，包括多級上文所述的移位寄存器單元；
[0031]除第一級之外，任一級移位寄存器單元的輸入端連接上一級移位寄存器單元的第一輸出端;除第一級之外，任一級移位寄存器單元的第一時鐘信號與上一級移位寄存器單元的第一時鐘信號分別為正相時鐘信號與反相時鐘信號中的一個。
[0032]第三方面，本發(fā)明還提供了一種顯示裝置，包括上文所述的柵極驅(qū)動電路
[0033]由上述技術(shù)方案可知，本發(fā)明提出的移位寄存器單元基于輸入模塊、互置模塊和輸出控制模塊，將輸入端和控制端所接信號轉(zhuǎn)換為第一節(jié)點處和第二節(jié)點處的一對開關(guān)信號(兩個節(jié)點處不同時為第一電平)。從而，第一輸出模塊與第二輸出模塊可以在這一對開關(guān)信號的控制下分別利用第一時鐘信號和第二時鐘信號在第一輸出端和第二輸出端處形成輸出信號。由此，本發(fā)明可以在一個移位寄存器單元中實現(xiàn)兩個柵極驅(qū)動信號的輸出，相比于采用兩個移位寄存器單元分別輸出的方式可以簡化電路結(jié)構(gòu)，有利于布局空間的縮小和制作成本的降低。
【附圖說明】
[0034]通過參考附圖會更加清楚的理解本發(fā)明的特征和優(yōu)點，附圖是示意性的而不應(yīng)理解為對本發(fā)明進行任何限制，在附圖中:
[0035]圖1是本發(fā)明實施例提供的一種移位寄存器單元結(jié)構(gòu)框圖；
[0036]圖2是圖1所示的一種移位寄存器單元的部分電路結(jié)構(gòu)圖；
[0037]圖3是圖2所示的一種移位寄存器單元的電路時序圖；
[0038]圖4是圖1所示的一種移位寄存器單元的電路仿真時序圖；
[0039]圖5是本發(fā)明實施例提供的一種柵極驅(qū)動電路的結(jié)構(gòu)框圖；
[0040]圖6是本發(fā)明實施例提供的一種柵極驅(qū)動電路中控制端信號的時序圖。
【具體實施方式】
[0041]為使本發(fā)明實施例的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明的一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動的前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0042]圖1是本發(fā)明實施例提供的一種移位寄存器單元結(jié)構(gòu)框圖，參見圖1，該移位寄存器單元，其特征在于，包括輸入端GSTV、控制端EM、第一輸出端OUTl和第二輸出端0UT2，還包括:
[0043]分別連接所述輸入端GSTV和第一節(jié)點NI的輸入模塊100，用于在第一時鐘信號GCKl為第一電平時將所述輸入端IN所連接的信號接入至所述第一節(jié)點NI;
[0044]分別連接所述第一節(jié)點NI和第二節(jié)點N2的互置模塊200，用于在所述第一節(jié)點NI處為第一電平時將所述第二節(jié)點N2處置為第二電平，在所述第二節(jié)點N2處為第一電平時將所述第一節(jié)點NI處置為第二電平；
[0045]分別連接所述控制端EM和所述第二節(jié)點N2的輸出控制模塊300，用于在所述控制端EM所連接的信號的控