基于雙fpga芯片的驗證開發(fā)板的制作方法
【技術領域】
[0001]本實用新型涉及一種基于雙FPGA芯片的驗證開發(fā)板，屬于嵌入式硬件技術領域。
【背景技術】
[0002]FPGA (Field Programmable Gate Array，現場可編程門陣列)是一種可重復編程邏輯器件，基于FPGA的驗證開發(fā)板，是為了滿足某種設計驗證的需要，充分利用FPGA芯片現場可編程特性及數據并行處理的優(yōu)勢而開發(fā)的電路板。
[0003]出于成本方面的考慮，選用的FPGA芯片的容量會有一定的限制，單一的FPGA芯片往往無法提供運行較大工程所需要的全部資源，這就使兩塊FPGA芯片在同一電路板上搭配使用成為一種必然；對兩塊FPGA芯片的選擇，成為設計基于雙FPGA芯片的驗證開發(fā)板時存在的一個問題:如果都選擇容量較小的芯片，當需要驗證的工程較大時，芯片的資源不足，驗證跑不起來；如果都選擇容量較大的芯片，而一般的工程又不需要這么多的資源，就會造成芯片容量的浪費。
【實用新型內容】
[0004]本實用新型為了克服以上技術的不足，提供了一種基于雙FPGA芯片的驗證開發(fā)板，所選用的兩塊FPGA芯片其容量一大一小，根據工程大小，靈活搭配使用，可以兩塊同時使用或單獨使用其一，在滿足工程運行的基礎上避免了資源浪費。
[0005]本實用新型克服其技術問題所采用的技術方案是:
[0006]一種基于雙FPGA芯片的驗證開發(fā)板，包括驗證開發(fā)板，所述驗證開發(fā)板上設置有兩個FPGA芯片和電源輸入接口，所述兩個FPGA芯片分別為容量大的第一 FPGA芯片和容量小的第二 FPGA芯片，第一 FPGA芯片和第二 FPGA芯片之間通過JTAG鏈串行連接；所述第一FPGA芯片通過對外通信接口與外設功能模塊進行數據交互；所述驗證開發(fā)板上設置有與第一 FPGA芯片相連接的Flash芯片和PROM芯片，與第二 FPGA芯片相連接的SRAM芯片、單片機芯片和JTAG接口，所述JTAG接口通過JTAG鏈與第一 FPGA芯片、第二 FPGA芯片以及PROM芯片串行連接；所述驗證開發(fā)板上還設置有至少2個晶振芯片和至少I個電源轉換芯片，所述其中I個晶振芯片與第二 FPGA芯片相連接，剩余的晶振芯片與第一 FPGA相連接，電源轉換芯片分別為第一 FPGA芯片和第二 FPGA芯片提供所需電壓。
[0007]根據本實用新型優(yōu)選的，所述驗證開發(fā)板上還設置有與第一 FPGA芯片相連接的撥碼開關、預留擴展接口、復位按鍵、第二 USB接口、J-1ink接口以及LED指示燈。
[0008]根據本實用新型優(yōu)選的，所述對外通信接口包括第一對外通信接口和第二對外通信接口 ；PR0M芯片包括第一 PROM芯片和第二 PROM芯片；SRAM芯片包括第一 SRAM芯片、第二 SRAM芯片和第三SRAM芯片；撥碼開關包括第一撥碼開關、第二撥碼開關和第三撥碼開關；預留擴展接口包括第一預留擴展接口、第二預留擴展接口、第三預留擴展接口和第四預留擴展接口。
[0009]根據本實用新型優(yōu)選的，所述驗證開發(fā)板上還設置有與單片機芯片相連接的第一USB接口和SWD接口。
[0010]根據本實用新型優(yōu)選的，所述晶振芯片包括第一晶振芯片、第二晶振芯片和第三晶振芯片，其中，第一晶振芯片和第二晶振芯片與第一 FPGA芯片相連接，第三晶振芯片與第二 FPGA芯片相連接。
[0011]根據本實用新型優(yōu)選的，所述電源轉換芯片包括5V轉3.3V電源芯片、5V轉1.2V電源芯片、5V轉IV電源芯片、5V轉2.5V電源芯片、5V轉3.3V電源芯片和5V轉1.8V電源芯片，其中，5V轉IV電源芯片、5V轉2.5V電源芯片、5V轉3.3V電源芯片和5V轉1.8V電源芯片為第一 FPGA芯片提供電壓，5V轉3.3V電源芯片和5V轉1.2V電源芯片為第二 FPGA芯片提供電壓。
[0012]根據本實用新型優(yōu)選的，所述第一 FPGA芯片和第二 FPGA芯片之間通過地址線、數據線、控制線和時鐘同步線進行通信連接。進一步的，所述地址線為32位，數據線為32位，控制線為11位，時鐘同步線為2條。所述第一 FPGA芯片和第二 FPGA芯片之間的連接方式為:分布于第一 FPGA芯片的BANK25中的地址線與分布于第二 FPGA芯片的BANKO中的地址線相連接；分布于第一 FPGA芯片的BANK13中的數據線與分布于第二 FPGA芯片的BANKl中的數據線相連接；分布于第一 FPGA芯片的BANKll中的控制線與分布于第二 FPGA芯片的BANKl中的控制線相連接；分布于第一 FPGA芯片的BANK3中的時鐘同步線與分布于第二FPGA芯片的BANK2中的時鐘同步線相連接。
[0013]根據本實用新型優(yōu)選的，所述第一 FPGA芯片為Virtex-5 XC5VLX155，封裝為FFGl 153 ;第二 FPGA 芯片為 Spartan_3AN XC3S400AN，封裝為 FGG400。
[0014]本實用新型的有益效果是:
[0015]1、本實用新型的基于雙FPGA芯片的驗證開發(fā)板，所選用的兩個FPGA芯片其容量一大一小，可以根據工程大小，靈活搭配使用、自由切換，即兩個FPGA芯片同時使用或單獨使用其一，以滿足各種大小的工程設計驗證的需求，避免造成資源的浪費。
[0016]2、本實用新型的基于雙FPGA芯片的驗證開發(fā)板，充分發(fā)揮了 FPGA芯片對數據并行處理的優(yōu)勢，完全滿足芯片設計驗證的需求。
【附圖說明】
[0017]圖1為本實用新型基于雙FPGA芯片的驗證開發(fā)板的結構示意圖。
[0018]圖2為本實用新型的兩個FPGA芯片的通信連接結構示意圖。
[0019]圖中，1、第一FPGA 芯片，2、第二 FPGA 芯片，3、Flash 芯片，4、PROM 芯片，4a、第一PROM芯片，4b、第二 PROM芯片，5、晶振芯片，5a、第一晶振芯片，5b、第二晶振芯片，5c、第三晶振芯片，6、電源轉換芯片，6a、5V轉3.3V電源芯片，6b、5V轉1.2V電源芯片，6c、5V轉IV電源芯片，6d、5V轉2.5V電源芯片，6e、5V轉3.3V電源芯片，6f、5V轉1.8V電源芯片，7、SRAM芯片，7a、第一 SRAM芯片，7b、第二 SRAM芯片，7c、第三SRAM芯片，8、單片機芯片，9、JTAG接P，10、復位按鍵，11、電源輸入接口，12、USB接口，12a、第一 USB接P，12b、第二 USB接P，13、J-1ink接P，14、SffD接P，15、撥碼開關，15a、第一撥碼開關，15b、第二撥碼開關，15c、第三撥碼開關，16、預留擴展接口，16a、第一預留擴展接口，16b、第二預留擴展接口，16c、第三預留擴展接口，16d、第四預留擴展接口，17、對外通信接口，17a、第一對外通信接口，17b、第二對外通信接口，18、LED指示燈。
【具體實施方式】
[0020]為了便于本領域人員更好的理解本實用新型，下面結合附圖和具體實施例對本實用新型做進一步詳細說明，下述僅是示例性的不限定本實用新型的保護范圍。
[0021 ] 如圖1所示，本實施例的基于雙FPGA芯片的驗證開發(fā)板，包括驗證開發(fā)板，所述驗證開發(fā)板上設置有容量大的第一 FPGA芯片1、容量小的第二 FPGA芯片2以及電源輸入接口11，第一 FPGA芯片和第二 FPGA芯片之間通過JTAG鏈串行連接；所述第一 FPGA芯片I通過第一對外通信接口 17a和第二對外通信接口 17b與外設功能模塊進行數據交互。所述驗證開發(fā)板上設置有與第一 FPGA芯片I相連接的Flash芯片3、第一 PROM芯片4a、第二 PROM芯片4b、第一晶振芯片5a、第二晶振芯片5b、第一撥碼開關15a、第二撥碼開關15b、第三撥碼開關15c、第一預留擴展接口 16a、第二預留擴展接口 16b、第三預留擴展接口 16c、第四預留擴展接口 16d、復位按鍵10、第二 USB接口 12b、J-1ink接口 13以及LED指示燈18 ;所述5V轉IV電源芯片6c、5V轉2.5V電源芯片6d、5V轉3.3V電源芯片6e和5V轉1.8V電源芯片6f為第一 FPGA芯片提供電壓。所述驗證開發(fā)板上設置有與第二 FPGA芯片2相連接的第一 SRAM芯片7a、第二 SRAM芯片7b、第三SRAM芯片7c、單片機芯片8、第三晶振芯片5c以及JTAG接口 9，所述驗證開發(fā)板上還設置有與單片機芯片8相連接的第一 USB接口 12a和SWD接口 14 ;所述5V轉3.3V電源芯片6a、5V轉1.2V電源芯片6b為第二 FPGA芯片提供電壓。所述JTAG接口 9通過JTAG鏈與第一 FPGA芯片1、第二 FPGA芯片2以及PROM芯片4串行連接，可用于燒寫配置文件和調試驗證開發(fā)板。
[0022]具體的，本實施例中，第一 FPGA芯片I為Virtex-5 乂05￥1^155，封裝為？?61153，芯片內部有豐富的可編程邏輯資源(155648個邏輯單元)和大量的I/O引腳(最大到800個)，分為23個BANK，可以滿足大型設計仿真驗證的需要，如芯片的仿真驗證。第二 FPGA芯片2為Spartan-3AN XC3S400AN，封裝為FGG400，芯片內部含有8064個可編程邏輯單元、360KbBlock RAM以及311個I/O引腳，芯片內含4Mb In-System Flash作為內部Flash，在M2、M1、M0被賦值011時，可以作為配置芯片使用。
[0023]Flash芯片3，作為非易失存儲器，用于存儲仿真驗證的程序代碼或數據文件，它包含24位地址線和16位數據線，數據傳輸帶寬高，數據存取速度快，適合設計仿真驗證的需要，可以協助FPGA芯片充分發(fā)揮其并行處理數據的能力。
[0024]PROM芯片4，包括第一 PROM芯片4a和第二 PROM芯片4b，是第一 FPGA芯片I的配置芯片，用于存儲比特流配置文件，根據設置采用第一FPGA芯片I主串模式工作；驗證開發(fā)板上電工作后，從JTAG接口 9燒入PROM芯片的配置文件，在自引導程序的作用下被配置進入第一 FPGA芯片1，以使第一 FPGA芯片按照既定的功能工作。每片PROM芯片均能存儲32M bit的文件，兩片通過JTAG鏈連接可存儲64M bit，完全滿足大程序設計驗證的需求。
[0025]晶振芯片5，包括第一晶振芯片5a、第二晶振芯片5b和第三晶振芯片5c。其中，第一晶振芯片5a和第二晶振芯片5b，均為抗抖動時鐘發(fā)生器，一個為50MHz，用于為第一 FPGA芯片I提供系統工作的時鐘；另一個為13.56MHz，提供用于模擬非接觸式智能卡工作的時鐘。第三晶振芯片5c，為50MHz抗抖動時鐘發(fā)生器，用于為第二 FPGA芯片2提供工作的時鐘。
[0026]電源轉換芯片6，包括5V轉3