移位寄存器單元、移位寄存器以及顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉顯示領(lǐng)域，具體涉及一種移位寄存器單元、移位寄存器以及顯示裝置。
【背景技術(shù)】
[0002]現(xiàn)有技術(shù)中氧化物薄膜晶體管(OxideTFT)通常采用時(shí)鐘信號(hào)CLK進(jìn)行驅(qū)動(dòng)。隨著時(shí)鐘信號(hào)CLK頻率的升高，CLK中有效電平的周期越來(lái)越小，容易導(dǎo)致Oxide TFT的閾值電壓Vth發(fā)生漂移，短時(shí)間內(nèi)難以恢復(fù)。當(dāng)氧化物薄膜晶體管Oxide TFT長(zhǎng)時(shí)間工作閾值電壓Vth漂移的情況下，會(huì)降低Oxide TFT的使用壽命。因此，如何提高Oxide TFT的使用壽命，保證其閾值電壓Vth不發(fā)生漂移已成為本實(shí)用新型中亟待解決的技術(shù)問(wèn)題。
[0003]如圖1所示，現(xiàn)有技術(shù)中提供的一種移位寄存器單元電路，為實(shí)現(xiàn)該移位寄存器單元在非工作期間的輸出端以及上拉節(jié)點(diǎn)PU保持與公共電壓端VGL電壓相同，需要縮短輸入端CLK3_0時(shí)鐘信號(hào)的周期，導(dǎo)管第八晶體管M8與第十三晶體管M13，使輸出端以及上拉節(jié)點(diǎn)HJ與公共電壓端VGL電壓相同。但是隨著輸入端CLK3_0時(shí)鐘信號(hào)周期越來(lái)越短，如圖2所示，第一下拉節(jié)點(diǎn)H)的電壓約有50%時(shí)間處于高電平狀態(tài)，由于存在熱效應(yīng)，第三晶體管M3、第八晶體管M8與第十三晶體管M13的閾值電壓會(huì)發(fā)生漂移，使得第一下拉節(jié)點(diǎn)H)處存在電壓(如圖2所示coupling noise)。疏于該第一下拉節(jié)點(diǎn)PD處存在電壓導(dǎo)致電容Cl兩端電壓不同進(jìn)而引起第三晶體管M3的輸出信號(hào)中含有噪聲。
【實(shí)用新型內(nèi)容】
[0004]針對(duì)現(xiàn)有技術(shù)中的缺陷，本實(shí)用新型提供一種移位寄存器單元、移位寄存器以及顯示裝置，可以提高晶體管的使用壽命，防止輸出模塊出現(xiàn)耦合噪音引出的不良輸出。
[0005]第一方面，本實(shí)用新型提供了一種移位寄存器單元，包括第一下拉控制模塊、第二下拉控制模塊和輸出模塊；
[0006]所述第一下拉控制模塊包括與時(shí)鐘信號(hào)源連接的第一時(shí)鐘信號(hào)輸入端、第一控制信號(hào)輸出端和第二控制信號(hào)輸出端；
[0007]所述第二下拉控制模塊包括與時(shí)鐘信號(hào)源連接的第二時(shí)鐘信號(hào)輸入端、第三控制信號(hào)輸出端和第四控制信號(hào)輸出端；
[0008]所述輸出模塊包括第一輸入端、掃描信號(hào)輸出端和連接預(yù)設(shè)低電平電壓線的第二輸入端;其中，
[0009]所述第一下拉控制模塊，用于在其第一時(shí)鐘信號(hào)輸入端輸出的時(shí)鐘信號(hào)為有效電平時(shí)，通過(guò)其第一控制信號(hào)輸出端輸出第一控制信號(hào)以使所述輸出模塊的第一輸入端與第二輸入端保持相同電壓；以及通過(guò)其第二控制信號(hào)輸出端輸出第二控制信號(hào)以使所述輸出模塊的掃描信號(hào)輸出端與第二輸入端保持相同電壓；
[0010]所述第二下拉控制模塊，用于在其第二時(shí)鐘信號(hào)輸入端輸出的時(shí)鐘信號(hào)為有效電平時(shí)，通過(guò)其第三控制信號(hào)輸出端輸出第三控制信號(hào)以使所述輸出模塊的第一輸入端與第二輸入端保持相同電壓；以及通過(guò)其第四控制信號(hào)輸出端輸出第四控制信號(hào)以使所述輸出模塊的掃描信號(hào)輸出端與第二輸入端保持相同電壓；
[0011]所述第二時(shí)鐘信號(hào)輸入端與所述第一時(shí)間信號(hào)輸入端所輸入的時(shí)鐘信號(hào)相位相反。
[0012]可選地，所述第一下拉控制模塊包括第一輸入子模塊與第一控制子模塊；
[0013]所述第一輸入子模塊，用于在第一時(shí)鐘信號(hào)為有效電平時(shí)將第一下拉節(jié)點(diǎn)處置為預(yù)設(shè)高電平；
[0014]所述第一控制子模塊，用于在第一下拉節(jié)點(diǎn)處為預(yù)設(shè)高電平時(shí)輸出第一控制信號(hào)至第一控制信號(hào)輸出端以及輸出第二控制信號(hào)至第二控制信號(hào)輸出端。
[0015]可選地，所述第一控制子模塊包括第六晶體管和第七晶體管；
[0016]所述第六晶體管的柵極連接至所述輸出模塊的第一輸入端，源極或者漏極中的一個(gè)連接至所述第一下拉節(jié)點(diǎn)處，源極或者漏極中的另一個(gè)連接至所述輸出模塊的第二輸入端；
[0017]所述第七晶體管的柵極連接移位前信號(hào)輸入端，源極或者漏極中的一個(gè)連接至所述第一下拉節(jié)點(diǎn)處，源極或者漏極中的另一個(gè)連接至所述輸出模塊的第二輸入端。
[0018]可選地，所述第一輸入子模塊包括第五晶體管;所述第五晶體管的柵極以及源極或者漏極中的一個(gè)并聯(lián)至第一時(shí)鐘信號(hào)輸入端，其源極或者漏極中的另一個(gè)連接至第一下拉節(jié)點(diǎn)處。
[0019]可選地，所述第一下拉控制模塊與所述輸出模塊之間設(shè)置有第八晶體管與第二晶體管；
[0020]所述第八晶體管的柵極連接至所述第一控制信號(hào)輸出端，源極或者漏極中的一個(gè)連接至所述輸出模塊的第一輸入端，源極或者漏極中的另一個(gè)連接至所述輸出模塊的第二輸入端；
[0021]所述第二晶體管的柵極連接復(fù)位信號(hào)輸入端，源極或者漏極中的一個(gè)連接至所述輸出模塊的第一輸入端，源極或者漏極中的另一個(gè)連接至所述輸出模塊的第二輸入端。
[0022]可選地，所述第一下拉控制模塊與所述輸出模塊之間還設(shè)置有第十三晶體管和第四晶體管；
[0023]所述第十三晶體管的柵極連接至所述第二控制信號(hào)輸出端，源極或者漏極中的一個(gè)連接至所述輸出模塊的掃描信號(hào)輸出端，源極或者漏極中的另一個(gè)連接至所述輸出模塊的第二輸入端。
[0024]可選地，所述第二下拉控制模塊包括第二輸入子模塊與第二控制子模塊；
[0025]所述第二輸入子模塊，用于在第二時(shí)鐘信號(hào)為有效電平時(shí)將第二下拉節(jié)點(diǎn)處置為預(yù)設(shè)高電平；
[0026]所述第二控制子模塊，用于在第二下拉節(jié)點(diǎn)處為預(yù)設(shè)高電平時(shí)輸出第三控制信號(hào)至第三控制信號(hào)輸出端以及輸出第四控制信號(hào)至第四控制信號(hào)輸出端。
[0027]可選地，所述第二控制子模塊包括第十六晶體管和第十七晶體管；
[0028]所述第十六晶體管的柵極連接至所述輸出模塊的第一輸入端，源極或者漏極中的一個(gè)連接至所述第二下拉節(jié)點(diǎn)處，源極或者漏極中的另一個(gè)連接至所述輸出模塊的第二輸入端；
[0029]所述第十七晶體管的柵極連接移位前信號(hào)輸入端，源極或者漏極中的一個(gè)連接至所述第二下拉節(jié)點(diǎn)處，源極或者漏極中的另一個(gè)連接至所述輸出模塊的第二輸入端。
[0030]可選地，所述第二輸入子模塊包括第十五晶體管;所述第十五晶體管的柵極以及源極或者漏極中的一個(gè)并聯(lián)至第二時(shí)鐘信號(hào)輸入端，其源極或者漏極中的另一個(gè)連接至第二下拉節(jié)點(diǎn)處。
[0031]可選地，所述第二下拉控制模塊與所述輸出模塊之間設(shè)置有第十八晶體管；
[0032]所述第十八晶體管的柵極連接至所述第三控制信號(hào)輸出端，源極或者漏極中的一個(gè)連接至所述輸出模塊的第一輸入端，源極或者漏極中的另一個(gè)連接至所述輸出模塊的第二輸入端。
[0033]可選地，所述第二下拉控制模塊與所述輸出模塊之間還設(shè)置有第十四晶體管；
[0034]所述第十四晶體管的柵極連接至所述第四控制信號(hào)輸出端，源極或者漏極中的一個(gè)連接至所述輸出模塊的掃描信號(hào)輸出端，源極或者漏極中的另一個(gè)連接至所述輸出模塊的第二輸入端。
[0035]第二方面，本實(shí)用新型實(shí)施例還提供了一種移位寄存器，包括多個(gè)級(jí)聯(lián)的如上文所述的多個(gè)移位寄存器單元；
[0036]除第一級(jí)的移位寄存器單元外，任意一級(jí)的移位前信號(hào)輸入端連接至前一級(jí)移位寄存器單元的掃描信號(hào)輸出端，其復(fù)位信號(hào)輸入端連接至下一級(jí)移位寄存器單元的掃描信號(hào)輸出端；
[0037]第一級(jí)移位寄存器單元的移位前信號(hào)連接至起始信號(hào)輸入端；
[0038]最后一級(jí)的移位寄存器單元的掃描信號(hào)輸出端輸出復(fù)位信號(hào)至所有移位寄存器單元的幀復(fù)位信號(hào)端。
[0039]第三方面，本實(shí)用新型實(shí)施例又提供了一種顯示裝置，包括上文所述的移位寄存器。
[0040]由上述技術(shù)方案可知，本實(shí)用新型通過(guò)將第二下拉控制模塊與第一下拉控制模塊形成電路冗余設(shè)計(jì)，并且使得第一下拉控制模塊的輸入信號(hào)與第二下拉控制模塊的輸入信號(hào)相位相反，使得第一下拉控制模塊與第二下拉控制模塊中的晶體管分別承擔(dān)50%的下拉工作，這樣可以減少第一下拉控制模塊中的晶體管工作時(shí)間(50%的工作時(shí)間，50%的休息時(shí)間)，可以提高器件的使用壽命。本實(shí)用新型保證上位節(jié)點(diǎn)