本發(fā)明涉及一種電連接結(jié)構及一種陣列基板。
背景技術：
：在觸控面板、顯示面板的制程中，通常需要通過擠壓異方性導電膜將驅(qū)動芯片的接腳與用于電性連接的掃描線、數(shù)據(jù)線或觸摸線路等線路的連接墊電性連接。然而，判斷該驅(qū)動芯片是否與連接墊接觸良好時很容易產(chǎn)生判斷錯誤，使得原本接觸良好的顯示面板誤判為不合格。技術實現(xiàn)要素：因此，有必要提供一種電連接結(jié)構，其包括第一連接體與第二連接體，所述第一連接體包括連接墊，所述連接墊包括位于不同布線層上的至少二導電層以及一接觸層，所述至少二導電層與所述接觸層電性連接，所述接觸層通過異方性導電介質(zhì)與所述第二連接體電性連接，所述至少二導電層交錯設置且部分重疊。還有必要提供一種陣列基板，所述陣列基板包括顯示區(qū)域及非顯示區(qū)域，所述顯示區(qū)域用于顯示畫面，所述非顯示區(qū)域環(huán)繞所述顯示區(qū)域設置，所述非顯示區(qū)域包括如所述電連接結(jié)構，所述陣列基板還包括掃描線與數(shù)據(jù)線，所述第一連接體與所述掃描線或數(shù)據(jù)線電性連接，所述第二連接體為驅(qū)動所述掃描線或數(shù)據(jù)線的驅(qū)動芯片。本發(fā)明所提供的電連接結(jié)構及陣列基板，由于所述至少二導電層交錯設置且部分重疊，使各導電層在平面上的總寬度增加，使更多的導電粒子能夠通過接觸層在各導電層上產(chǎn)生壓痕，進而減少了根據(jù)壓痕將顯示面板判為不合格的概率。附圖說明圖1為本發(fā)明具體實施方式所提供的陣列基板的平面示意圖。圖2為圖1中陣列基板沿II-II方向的剖視圖。圖3為圖1中陣列基板沿III-III方向的剖視圖。圖4為圖1中陣列基板沿IV-IV方向的剖視圖。圖5為圖1中陣列基板沿V-V方向的剖視圖。圖6為圖2~圖5中兩金屬電極重疊之俯視圖。圖7為本發(fā)明另一實施方式所提供的陣列基板的平面示意圖。主要元件符號說明陣列基板100顯示區(qū)域10非顯示區(qū)域20驅(qū)動芯片30第一驅(qū)動線11第二驅(qū)動線12像素單元13連接墊21連接線211第一連接線211A第二連接線211B接腳31各向異性導電介質(zhì)40導電粒子41絕緣膠體42第一導電層22第一絕緣層23第一接觸孔231第二導電層24第二絕緣層25第二接觸孔251接觸層26第一部分20a第二部分20b第三部分20c第四部分20d第一連接墊組21a第二連接墊組21b如下具體實施方式將結(jié)合上述附圖進一步說明本發(fā)明。具體實施方式請參閱圖1，其為本發(fā)明具體實施方式所提供的陣列基板100的平面示意圖。所述陣列基板100包括顯示區(qū)域10以及非顯示區(qū)域20。所述顯示區(qū)域10用于顯示畫面。所述非顯示區(qū)與20環(huán)繞所述顯示區(qū)域10設置。所述顯示區(qū)域10包括多條相互平行的第一驅(qū)動線11、多條相互平行且與該些第一驅(qū)動線11絕緣相交的第二驅(qū)動線12。所述多條第一驅(qū)動線11與第二驅(qū)動線12共同定義出多個最小像素單元13。所述非顯示區(qū)域20包括多個連接墊21以及多條連接線211。其中，一部分連接墊21用于為該多條第一驅(qū)動線11傳遞信號，一部分連接線211用于連接所述連接墊21與第一驅(qū)動線11；另一部分連接墊21用于接收一外部電路的輸入信號，另一部分連接線211用于連接所述連接墊21與該外部電路。該多個連接墊21電性連接一驅(qū)動芯片30，以使得所述驅(qū)動芯片30經(jīng)由所述連接線211及所述連接墊211向該顯示區(qū)域10傳遞電信號。在本實施方式中，所述第一驅(qū)動線11為數(shù)據(jù)線，所述第二驅(qū)動線12為掃描線。所述用于為該多條第一驅(qū)動線11傳遞信號的連接墊21及連接線211的結(jié)構與所述用于接收一外部電路的輸入信號的連接墊21及連接線211的結(jié)構基本相同，下面以用于為該多條第一驅(qū)動線11傳遞信號的連接墊21及連接線211的結(jié)構為例進行描述。在本實施方式中，該多個連接墊21包括相互平行的第一連接墊組21a與第二連接墊組21b。其中，所述第一連接墊組21a位于所述顯示區(qū)域10與第二連接墊組21b之間。所述第一連接墊組21a中的連接墊21與所述第二連接墊組21b中的連接墊21交錯設置。連接所述第二連接墊組21b中連接墊21的連接線211位于所述第一連接墊組21a的各連接墊211的至少一側(cè)。在本實施方式中，連接所述第二連接墊組21b中連接墊21的連接線211位于所述第一連接墊組21a的各連接墊211的兩側(cè)。請一并參閱圖2，所述陣列基板100包括基底14，所述連接墊21設置于所述基底14上。所述驅(qū)動芯片30包括與所述連接墊21對應的接腳31，且所述接腳31通過各向異性導電介質(zhì)（anisotropicconductivemedia）40與所述連接墊21電性連接。在本實施例中，所述基底14的材質(zhì)為玻璃。所述各向異性導電介質(zhì)40可以是各向異性導電膜或者是各向異性導電膠，其包括導電粒子41以及絕緣膠體42，導電粒子41分布于絕緣膠體42內(nèi)。在進行連接墊21與接腳31進行接合時，首先將各向異性導電介質(zhì)40覆蓋于基底14的連接墊21上，接著再將驅(qū)動芯片30置于各向異性導電介質(zhì)40上，以使得驅(qū)動芯片30的接腳31與基底14上的連接墊21對位。之后，利用接合裝置，例如：接合壓頭（boundinghead）施壓于驅(qū)動芯片30上，此時，驅(qū)動芯片30會擠壓各向異性導電介質(zhì)40，而使得各向異性導電介質(zhì)40內(nèi)的導電粒子41的上下兩端分別與連接墊21及接腳31電性連接，進而使得接腳31通過各向異性導電介質(zhì)40內(nèi)的導電粒子41與連接墊21電性連接。該連接墊21包括設置于基底14上的第一導電層22、覆蓋所述基底14與第一導電層22的第一絕緣層23、設置于所述第一絕緣層23上的第二導電層24、覆蓋所述第一絕緣層23與第二導電層23的第二絕緣層25以及形成在所述第二絕緣層25上的接觸層26。所述第一絕緣層23上開設有第一接觸孔231，進而使得所述第一導電層22與第二導電層24通過該第一接觸孔231電性連接。所述第二絕緣層25上開設有第二接觸孔251，進而使得第二導電層24通過第二接觸孔251與接觸層26電性連接。所述第一導電層22與第二導電層24為非透明電極層，其與顯示區(qū)域中的第一驅(qū)動線11以及第二驅(qū)動線12所用的材質(zhì)可以相同或不同。所述第一導電層22與第二導電層24的材質(zhì)可以選自鋁、鉬、銅、鈦、鉻、金、銀及其復合物。所述接觸層26為透明導電層，該透明導電層包括透明氧化物層，例如，氧化銦錫（IndiumTinOxide，ITO）、氧化銦鋅（IndiumZincQxide，IZO）。所述多條連接線211分別位于所述基底14上及所述第一絕緣層23上。亦即，部分所述連接線211與所述第一導電層22位于同一布線層，另一部分所述連接線211與所述第二導電層24位于同一布線層。為使驅(qū)動芯片30的接腳31通過異方性導電介質(zhì)40與連接墊21壓合后，異方性導電介質(zhì)40中的導電粒子能夠通過接觸層26在該第一導電層22或第二導電層24上產(chǎn)生壓痕以供作業(yè)員判斷該驅(qū)動芯片30的接腳31是否與連接墊21接觸良好，該第一導電層22及第二導電層24的邊緣應當盡可能的接近或超出該接觸層26的邊緣。然而，設置在第一導電層22或第二導電層24一旁的連接線211會阻礙該第一導電層22或第二導電層24邊緣向外延伸。因此，在本發(fā)明具體實施方式中，通過將第一導電層22與第二導電層24交錯設置，以增加該第一導電層22與第二導電層24在平面上的總寬度，從而使盡可能多的導電粒子能夠通過接觸層26在該第一導電層22或第二導電層24上產(chǎn)生壓痕。換而言之，該第一導電層22與第二導電層24交錯設置且部分重疊。具體地，與所述連接線211位于不同層且臨近所述連接線211的所述第一導電層22或第二導電層24靠近所述連接線211的一端對齊或超出所述接觸層26的相同方向的一端。與所述連接線211位于同一層且臨近所述連接線211的所述第一導電層22或第二導電層24靠近所述連接線211的一端被所述接觸層26的相同方向的一端超出。可以理解，雖上述說明中提到與所述連接線211位于不同層且臨近所述連接線211的所述第一導電層22或第二導電層24靠近所述連接線211的一端對齊或超出所述接觸層26的相同方向的一端，但由于制程及設備的精度的偏差，在實際產(chǎn)品中與所述連接線211位于不同層且臨近所述連接線211的所述第一導電層22或第二導電層24靠近所述連接線211的一端有時會被所述接觸層26的相同方向的一端超出。為方面描述，將所述第一連接墊組21a中的連接墊21及所述連接墊21兩側(cè)的連接線211定義有第一部分20a、第二部分20b、第三部分20c及第四部分20d。請繼續(xù)參閱圖2，在該第一部分20a，位于所述連接墊21左側(cè)的第一連接線211A與第一導電層22位于同一布線層，位于所述連接墊21右側(cè)的第二連接線211B與該第二導電層24位于同一布線層。該第一導電層22的右側(cè)端部對齊或超出該接觸層26的右側(cè)端部；該第二導電層24的左側(cè)端部對齊或超出該接觸層26的左側(cè)端部。請參閱圖3，其為所述陣列基板100中的第二部分20b沿III-III方向的剖視圖。在所述第二部分20b中，位于該連接墊21兩側(cè)的第一連接線211A與第二211B均與第二導電層24位于同一布線層。該第一導電層22的左側(cè)端部對齊或超出該接觸層26的左側(cè)端部；該第一導電層22的右側(cè)端部對齊或超出該接觸層26的右側(cè)端部。請參閱圖4，其為所述陣列基板100中的第三部分20c沿IV-IV方向的剖視圖。在所述第三部分20c，位于該連接墊21左側(cè)的第一連接線211A與該第二導電層24位于同一布線層，位于該連接墊21右側(cè)的第二連接線211B與該第一導電層22位于同一布線層。該第一導電層22的左側(cè)端部對齊或超出該接觸層26的左側(cè)端部；該第二導電層24的右側(cè)端部對齊或超出該接觸層26的右側(cè)端部。請參閱圖5，其為所述陣列基板100中的第四部分20d沿IV-IV方向的剖視圖。在所述第四部分20d，位于該連接墊21兩側(cè)的第一連接線211A以及第二連接線211B均與該第一導電層22位于同一布線層。該第二導電層24的左側(cè)端部對齊或超出該接觸層26的左側(cè)端部；該第二導電層24的右側(cè)端部對齊或超出該接觸層26的右側(cè)端部。請再一并參閱圖6，其為該第一部分20a、第二部分20b、第三部分20c或第四部分20d中第一導電層22與第二導電層24之迭合結(jié)構俯視圖。在垂直于所述陣列基板100表面的方向上，所述第一導電層22與第二導電層24部分相重疊，第一導電層22與第二導電層24的重疊區(qū)域為S1，非重疊區(qū)域為S2。優(yōu)選地，非重疊區(qū)域S2的面積總和大于或者等于重疊區(qū)域S1面積的四分之一。當驅(qū)動芯片30的接腳31通過異方性導電介質(zhì)40與連接墊21壓合后，異方性導電介質(zhì)40中的導電粒子通過接觸層26在該第一導電層22與第二導電層24上會產(chǎn)生壓痕以供作業(yè)員判斷該驅(qū)動芯片30的接腳31是否與連接墊21接觸良好。上述陣列基板100，由于該第一導電層22及第二導電層24交錯設置，該第一導電層22與第二導電層24在平面上的總寬度增加，使更多的導電粒子能夠通過接觸層26在該第一導電層22或第二導電層24上產(chǎn)生壓痕，進而減少了將陣列基板100判為不合格的概率。該陣列基板100可以應用于一顯示面板中，例如，該顯示面板可以為液晶顯示面板或者有機發(fā)光電致發(fā)光顯示面板，在本實施例中，顯示面板為液晶顯示面板，但并不限于此。請參閱圖7，可以理解，在顯示面板分辨率越來越大的情況下，該連接墊還可以設置有相互平行的三排連接墊組。然而，只要滿足各導電層交錯設置且部分重疊，使各導電層在平面上的總寬度增加，使更多的導電粒子能夠通過接觸層在各導電層上產(chǎn)生壓痕，即可減少將陣列基板100判斷為不合格的概率。雖然本發(fā)明以優(yōu)選實施方式揭示如上，然其并非用以限定本發(fā)明，任何本領域技術人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可做各種的變化，這些依據(jù)本發(fā)明精神所做的變化，都應包含在本發(fā)明所要求的保護范圍之內(nèi)。當前第1頁1 2 3