本發(fā)明有關于一種液晶顯示面板的像素結構及其制作方法，尤指一種有效驅動液晶分子的像素結構及其制作方法。

背景技術：

一般而言，邊緣場開關模式的(fringefieldswitching,ffs)液晶顯示面板的像素結構具有一絕緣層設置于共通電極與像素電極之間，以及一配向膜設置于電極以及絕緣層之上。當通入電壓以驅動液晶分子時，會因絕緣層的膜厚而造成液晶分子的驅動效果不彰，進而導致液晶分子的應答速度低，然而，提高電壓雖可較有效地驅動液晶分子，但卻會使得操作成本增加。此外，配向膜上的摩擦定向(rubbing)容易影響液晶顯示面板的電性而導致靜電破壞的發(fā)生，進而使得液晶分子的配向效果降低，有鑒于此，提出能增強液晶分子的驅動效果、降低驅動電壓以及改善配向效果的像素結構，實為業(yè)界努力的目標。

技術實現(xiàn)要素：

為了解決上述技術問題，本發(fā)明的主要目的在于提供一種液晶顯示面板的像素結構及其制作方法，以增強液晶分子的驅動效果、降低驅動電壓以及增加配向膜的配向能力。

為了達到上述目的，本發(fā)明提供一種液晶顯示面板的像素結構，其包括：

一基板；

一開關組件以及一像素電極設置于所述基板上，且所述開關組件與所述像素電極電性連接；

一絕緣層設置于所述基板上，并覆蓋所述開關組件以及所述像素電極，其中所述絕緣層包括多個溝槽；以及

一圖案化共通電極設置于所述絕緣層上，其中所述圖案化共通電極不覆蓋所述多個溝槽。

優(yōu)選地，所述開關組件包括:

一柵極；

一柵極絕緣層，設置于所述柵極上；

一半導體層，設置于所述柵極絕緣層上，并與所述柵極部分重疊；

一源極以及一漏極，設置于所述柵極絕緣層上，并部分覆蓋所述半導體層;

一源極接觸層，設置于所述半導體層與所述源極之間，且所述源極至少部分覆蓋所述源極接觸層；以及

一漏極接觸層，設置于所述半導體層與所述漏極之間，且所述漏極至少部分覆蓋所述漏極接觸層，其中所述開關組件通過所述漏極與所述像素電極電性連接，且所述半導體層與所述像素電極位于同一平面。

優(yōu)選地，所述柵極絕緣層設置于所述像素電極與所述基板之間。

優(yōu)選地，所述多個溝槽的深度范圍為500埃至2000埃。

優(yōu)選地，所述圖案化共通電極具有多個狹縫，且各所述狹縫分別對應各所述溝槽設置。

優(yōu)選地，各所述狹縫的寬度實質上等于所對應的各所述溝槽的寬度。

優(yōu)選地，各所述溝槽的寬度不完全相同。

優(yōu)選地，所述等溝槽包括多個第一溝槽以及一第二溝槽，所述多個第一溝槽設于所述像素電極的上方，并與所述像素電極部分重疊，而所述第二溝槽設于所述開關組件的上方，并與所述開關組件部分重疊。

優(yōu)選地，所述多個第一溝槽的寬度小于所述第二溝槽的寬度。

優(yōu)選地，所述圖案化共通電極包含多個分支電極，且所述多個分支電極分別設于相鄰的所述多個溝槽之間。

優(yōu)選地，所述絕緣層的材料包括無機絕緣材料。

本發(fā)明還提供一種液晶顯示面板的像素結構的制作方法，包括：

提供一基板；

于所述基板上形成一開關組件以及一像素電極，其中所述開關組件與所述像素電極電性連接；

于所述基板上形成一絕緣層，且所述絕緣層覆蓋所述開關組件以及所述像素電極；

于所述絕緣層上形成一共通電極層；

于所述共通電極層上形成一圖案化光阻，其中所述圖案化光阻包含多個不連續(xù)圖案；

進行一第一蝕刻制程，利用所述圖案化光阻作為蝕刻屏蔽而移除部分所述共通電極層，以形成一圖案化共通電極；

進行一第二蝕刻制程，利用所述圖案化光阻作為蝕刻屏蔽，移除所述絕緣層的部分表面，以于所述絕緣層中形成多個溝槽，其中所述圖案化共通電極不覆蓋所述多個溝槽；以及

移除所述圖案化光阻。

優(yōu)選地，所述第一蝕刻制程另包括于所述共通電極層中形成多個狹縫，以形成所述圖案化共通電極，且各所述狹縫對應各所述溝槽設置。

優(yōu)選地，各所述狹縫的寬度實質上等于所對應的各所述溝槽的寬度。

優(yōu)選地，各所述溝槽的寬度不完全相同。

優(yōu)選地，所述第一蝕刻制程包括濕蝕刻制程。

優(yōu)選地，所述第二蝕刻制程包括干蝕刻制程。

優(yōu)選地，所述多個溝槽的深度范圍為500埃至2000埃。

優(yōu)選地，所述絕緣層的材料包括無機絕緣材料。

優(yōu)選地，形成所述開關組件的方法包括:

于所述基板上形成一柵極；

于所述基板上形成一柵極絕緣層覆蓋所述柵極；

于所述柵極絕緣層上依序形成一半導體層與一接觸層；

圖案化所述半導體層與所述接觸層，以使圖案化的所述半導體層形成一半導體通道層；

于所述接觸層上形成一源極以及一漏極，且所述源極以及所述漏極部分覆蓋所述接觸層以及所述半導體層;以及

移除設于所述源極與所述漏極之間的所述接觸層，以形成一源極接觸層以及一漏極接觸層，其中所述源極接觸層設置于所述半導體層與所述源極之間，且所述源極部分覆蓋所述源極接觸層，所述漏極接觸層設置于所述半導體層與所述漏極之間，且所述漏極部分覆蓋所述漏極接觸層，所述開關組件通過所述漏極與所述像素電極電性連接，且所述半導體層與所述像素電極位于同一平面。

優(yōu)選地，所述柵極絕緣層設于所述像素電極與所述基板之間。

本發(fā)明的液晶顯示面板的像素結構的絕緣層具有溝槽，因此液晶分子可以設于絕緣層的溝槽中，有效減少像素電極與液晶分子之間的距離，使得液晶分子較易于驅動，進而提升液晶分子的應答速度，并進一步降低驅動電壓。另外，絕緣層上溝槽的設計具有輔助配向的功能，故可提升液晶分子的配向效果。

附圖說明

圖1為本發(fā)明液晶顯示面板的像素結構的制作方法的步驟流程圖。

圖2為本發(fā)明液晶顯示面板的像素結構制作方法中于基板上形成開關組件以及像素電極的示意圖。

圖3為本發(fā)明液晶顯示面板的像素結構制作方法中于基板上形成絕緣層的示意圖。

圖4為本發(fā)明液晶顯示面板的像素結構制作方法中于絕緣層上形成共通電極層的示意圖。

圖5為本發(fā)明液晶顯示面板的像素結構制作方法中于共通電極層上形成圖案化光阻的示意圖。

圖6為本發(fā)明液晶顯示面板的像素結構制作方法中進行第一蝕刻制程的示意圖。

圖7為本發(fā)明液晶顯示面板的像素結構制作方法中進行第二蝕刻制程的示意圖。

圖8為本發(fā)明液晶顯示面板的像素結構的剖面示意圖。

圖9為本發(fā)明液晶顯示面板的像素結構的操作電場示意圖。

【主要組件符號說明】

be分支電極；ce圖案化共通電極；cl共通電極層；d漏極；dc漏極接觸層；d1、d2深度；g柵極；gi柵極絕緣層；il絕緣層；lc液晶分子；n不連續(xù)圖案；oc接觸層；p像素結構；pe像素電極；pr圖案化光阻；s源極；sb基板；sc源極接觸層；se半導體層；sw開關組件；s1、s2、s3、s4、s5、s6、s7、s8步驟；th溝槽；th1第一溝槽；th2第二溝槽；w1、w2寬度。

具體實施方式

下面結合附圖和具體實施例對本發(fā)明作進一步說明，以使本領域的技術人員可以更好的理解本發(fā)明并能予以實施，但所舉實施例不作為對本發(fā)明的限定。

本發(fā)明揭露一種液晶顯示面板的像素結構，在下文實施例中以應用于邊緣場開關模式的液晶顯示面板為范例說明，但不以此為限，本發(fā)明的像素結構亦可應用于各式適合的液晶顯示面板中。請參考圖1至圖8。本發(fā)明液晶顯示面板的像素結構p的制作方法介紹如下。

首先如圖2所示，進行圖1的步驟s1，先提供基板sb，其中基板sb可包括透光基板例如玻璃基板、塑料基板或石英基板，但不以此為限?；錽b可為各種型式的硬式基板或可撓式基板。接著，進行步驟s2，于基板sb上形成開關組件sw以及像素電極pe，其中開關組件sw與像素電極pe電性連接。本實施例的像素電極pe可為整面具有平坦表面的平面電極，其在像素的顯示開口區(qū)不包括狹縫(slit)或分支電極，但不以此為限，在變化實施例中，像素電極pe也可具有狹縫或分支電極。本實施例形成開關組件sw的方法舉例包括：先于基板sb上形成柵極g，接著于基板sb上形成柵極絕緣層gi覆蓋柵極g。隨后，于柵極絕緣層gi上依序形成半導體層se與接觸層oc，再圖案化半導體層se與接觸層oc，以使圖案化的半導體層se形成半導體通道層。接著，于接觸層oc上形成源極s以及漏極d，且源極s以及漏極d部分覆蓋接觸層oc以及半導體層se。最后，移除設于源極s與漏極d之間的接觸層oc，以形成源極接觸層sc以及漏極接觸層dc。

因此，本實施例的開關組件sw包括柵極g、柵極絕緣層gi、半導體層se、源極s、漏極d、源極接觸層sc以及漏極接觸層dc。柵極絕緣層gi設置于柵極g上。半導體層se設置于柵極絕緣層gi上，并與柵極g部分重疊。源極s以及漏極d設置于柵極絕緣層gi上，并部分覆蓋半導體層se。源極接觸層sc設置于半導體層se與源極s之間，且源極s部分覆蓋源極接觸層sc，而漏極接觸層dc設置于半導體層se與漏極d之間，且漏極d部分覆蓋漏極接觸層dc。于本實施例中，開關組件sw為底柵極型薄膜晶體管組件，但本發(fā)明不以此為限，而可包括頂柵極型薄膜晶體管組件或其它型式的薄膜晶體管組件。此外，本實施例的開關組件sw通過漏極d與像素電極pe電性連接，且半導體層se與像素電極pe位于同一平面，而柵極絕緣層gi設置于像素電極pe與基板sb之間。因此，像素電極pe可以在制作完柵極絕緣層gi后制作，例如先全面于柵極絕緣層gi形成一透明導電層，再圖案化透明導電層后以形成像素電極pe，之后再制作源極s與漏極d，使形成的漏極d部分覆蓋像素電極pe，以使兩者互相電性連接。然而在其它實施例中也可以在完成開關組件sw的制作之后再制作像素電極pe，使像素電極pe覆蓋在漏極d上而與漏極d電性連接，使得漏極d位于像素電極pe與柵極g之間，像素電極pe與半導體層se同一平面。

接著，如圖1與圖3所示，進行步驟s3，于基板sb上形成絕緣層il，且絕緣層il覆蓋開關組件sw以及像素電極pe，其中絕緣層il的材料包括無機絕緣材料，例如氮化硅、氧化硅、氮氧化硅或上述材料的組合。然后，如圖1與圖4所示，進行步驟s4，于絕緣層il上形成共通電極層cl，其中共通電極層cl完整地覆蓋于絕緣層il的表面，而共通電極層cl的材料可包括各式透明導電材料，例如氧化銦錫(ito)、氧化銦鋅(izo)、氧化鋁鋅(azo)、氧化銦(ino)、或其它適合的透明導電材料，也可為上述材料的組合。

之后，如圖1與圖5所示，進行步驟s5，于共通電極層cl上形成圖案化光阻pr，其中圖案化光阻pr包含多個不連續(xù)圖案n。精確來說，圖案化光阻pr的不連續(xù)圖案n會使得部分共通電極層cl被暴露出。接著，如圖1與圖6所示，進行步驟s6，進行第一蝕刻制程，利用圖案化光阻pr作為蝕刻屏蔽而移除部分共通電極層cl，以形成圖案化共通電極ce。具體來說，第一蝕刻制程可包括濕蝕刻制程，且第一蝕刻制程可于共通電極層cl中形成多個狹縫sl，亦即圖案化共通電極ce包括多個狹縫sl，因此圖案化共通電極ce也可視為包含多個分支電極be，其中兩相鄰的分支電極be間具有狹縫sl。

然后，如圖1與圖7所示，進行步驟s7，進行第二蝕刻制程，利用圖案化光阻pr作為蝕刻屏蔽，進一步移除絕緣層il的部分表面，以于絕緣層il中形成多個溝槽th，其中圖案化共通電極ce不覆蓋溝槽th。本實施例的第二蝕刻制程舉例可包括干蝕刻制程。詳細來說，因本發(fā)明的第一蝕刻制程與第二蝕刻制程皆使用相同的圖案化光阻pr作為蝕刻屏蔽，因此絕緣層il的各溝槽th分別對應圖案化共通電極ce的一個狹縫sl，溝槽th的寬度實質上等于所對應的各狹縫sl的寬度，并且圖案化共通電極ce的分支電極be分別設于相鄰的溝槽th之間。根據(jù)本發(fā)明，溝槽th的寬度可不完全相同。舉例來說，溝槽th可另包括多個第一溝槽th1以及第二溝槽th2，第一溝槽th1設于像素電極pe的上方，并與像素電極pe部分重疊，第二溝槽th2設于開關組件sw的上方，并與開關組件sw部分重疊，其中第一溝槽th1的寬度w1較佳小于第二溝槽th2的寬度w2，但本發(fā)明不以此為限，溝槽th的寬度可依照圖案化共通電極ce的狹縫sl的寬度作相對應的調整。此外，由第二蝕刻制程所形成的溝槽th的深度范圍較佳為約500埃至約2000埃，且第一溝槽th1的深度d1實質上等于第二溝槽th2的深度d2，但本發(fā)明不以此為限。

最后，請參考圖8，進行圖1所示之步驟s8，移除圖案化光阻pr，以完成本發(fā)明液晶顯示面板的像素結構p的制作。如圖8所示，本發(fā)明液晶顯示面板的像素結構p包括基板sb、開關組件sw、像素電極pe、絕緣層il以及圖案化共通電極ce，開關組件sw以及像素電極pe設置于基板sb上，且開關組件sw與像素電極pe電性連接。絕緣層il設置于基板sb上，并覆蓋開關組件sw以及像素電極pe，其中絕緣層il包括多個溝槽th。另外，圖案化共通電極ce設置于絕緣層il上，其中圖案化共通電極ce不覆蓋溝槽th。

另一方面，請再參考圖1，本發(fā)明的液晶顯示面板的像素結構p的制作方法可總結說明如下，其包括了下列步驟：

步驟s1：提供基板sb；

步驟s2：于基板sb上形成開關組件sw以及像素電極pe，其中開關組件sw與像素電極pe電性連接；

步驟s3：于基板sb上形成絕緣層il，且絕緣層il覆蓋開關組件sw以及像素電極pe；

步驟s4：于絕緣層il上形成共通電極層cl；

步驟s5：于共通電極層cl上形成圖案化光阻pr，其中圖案化光阻pr包含多個不連續(xù)圖案n；

步驟s6：進行第一蝕刻制程，利用圖案化光阻pr作為蝕刻屏蔽而移除部分共通電極層cl，以形成圖案化共通電極ce；

步驟s7：進行第二蝕刻制程，利用圖案化光阻pr作為蝕刻屏蔽，移除絕緣層il的部分表面，以于絕緣層il中形成多個溝槽th，其中圖案化共通電極ce不覆蓋溝槽th；以及

步驟s8：移除圖案化光阻pr。

于下文中將以本發(fā)明的像素結構p應用于邊緣場開關模式的液晶顯示面板為范例說明，但本領域具通常知識者應知悉本發(fā)明的像素結構p可應用于各式適合的顯示面板中。請參考圖9，圖9為本發(fā)明液晶顯示面板的像素結構的操作電場示意圖，其中圖中虛線為電場方向。具體來說，當本發(fā)明的像素結構p應用于邊緣場開關模式的液晶顯示面板時，因本發(fā)明的絕緣層il具有多個溝槽th，因此部分液晶分子lc可存在于溝槽th內，使得溝槽th中的液晶分子lc更靠近像素電極pe，所以當通入電壓以驅動液晶分子lc時，可以在不改變像素電極pe與圖案化共通電極ce之間的電容的情況下，減少像素電極pe與液晶分子lc之間的距離，使得液晶分子lc較易于驅動，因此能提升液晶分子lc的應答速度。同時，因為易于驅動液晶分子lc，故僅需以較低的操作電壓即可有效驅動液晶分子lc旋轉，進而可降低液晶分子lc的驅動電壓。另外，絕緣層il上溝槽th的設計可提供輔助配向的功能，因此可進一步提升液晶分子lc的配向效果。此外，因本發(fā)明的絕緣層il的溝槽th由第二蝕刻制程利用與第一蝕刻制程相同的圖案化光阻pr作為蝕刻屏蔽來形成，因此本發(fā)明可在不增加光罩成本的前提下，制作絕緣層il具有溝槽th的結構。

綜上所述，因本發(fā)明像素結構的絕緣層具有溝槽，因此像素電極與液晶分子的距離減少，使得液晶分子較易于驅動，進而提升液晶分子的應答速度，并進一步降低驅動電壓，節(jié)省操作成本。另外，絕緣層上溝槽的設計具有配向的功能，故可提升液晶分子的配向效果。

以上所述實施例僅是為充分說明本發(fā)明而所舉的較佳的實施例，本發(fā)明的保護范圍不限于此。本技術領域的技術人員在本發(fā)明基礎上所作的等同替代或變換，均在本發(fā)明的保護范圍之內。本發(fā)明的保護范圍以權利要求書為準。