間。第一金屬層120可采用鋁（Al)、鉬（Mo)、銅（Cu)、銀（Ag) 等材料，厚度可以在3000至5000A之間。
[0069] S12:在第一金屬層上覆蓋光刻膠，并利用半色調(diào)掩膜版、灰色調(diào)掩模版或單狹縫 掩膜版進行曝光、顯影。
[0070] 曝光、顯影后，一部分區(qū)域的光刻膠全部保留，對應于掃描線、公共電極線和柵極； 一部分區(qū)域的光刻膠被部分去除，對應于第一像素電極；其余區(qū)域的光刻膠被全部去除。
[0071] S13:對第一金屬層和透明電極層進行蝕刻，形成掃描線、公共電極線、薄膜晶體管 的柵極。
[0072] 掃描線、公共電極線和柵極均是由第一金屬層和透明電極層組成的雙層結構經(jīng)過 蝕刻形成的。另外，此時第一像素電極的形狀也已形成，但第一像素電極上仍覆蓋有第一金 屬層。
[0073] S14 :對光刻膠進行灰化。
[0074] 利用灰化工藝，將第一像素電極對應區(qū)域的光刻膠全部去除。同時，掃描線、公共 電極線和柵極對應區(qū)域的光刻膠也會被部分去除。
[0075] S15 :對第一金屬層進行蝕刻，形成第一像素電極。
[0076] 將第一像素電極上覆蓋的第一金屬層蝕刻掉，即可形成第一像素電極層。
[0077] S16 :剝離剩余的光刻膠。
[0078] 如圖2b所示，經(jīng)過第一次掩膜版構圖工藝，即可形成第一像素電極101、掃描線、 公共電極線102和柵極103。
[0079] S2 :如圖2c所示，在完成上述步驟的基礎上，覆蓋一層柵極絕緣層104。
[0080] 柵極絕緣層104的材料可以采用氧化硅（SiOx)、氮化硅（SiNx)或二者的混合物， 厚度可以在2000至5_()A之間。
[0081] S3:在柵極絕緣層上形成氧化物半導體圖形、數(shù)據(jù)線和薄膜晶體管的源極。
[0082] 其中，氧化物半導體圖形包括薄膜晶體管的有源層和第二像素電極圖形。本實施 例中，氧化物半導體圖形、數(shù)據(jù)線和源極也可以在一次掩膜版構圖工藝中形成，具體為：
[0083] S31 :如圖2d所示，在柵極絕緣層104上依次形成氧化物半導體層150和第二金屬 層 170。
[0084] 氧化物半導體層150可以采用ZnO基、SnO2基、In2O 3基等透明氧化物半導體材料， 厚度可以在200至.20Q.0A之間。第二金屬層170的材料、厚度可以與第一金屬層相同。
[0085] S32:在第二金屬層上覆蓋光刻膠，并利用半色調(diào)掩膜版、灰色調(diào)掩模版或單狹縫 掩膜版進行曝光、顯影。
[0086] 曝光、顯影后，一部分區(qū)域的光刻膠全部保留，對應于數(shù)據(jù)線和源極；一部分區(qū)域 的光刻膠被部分去除，對應于氧化物半導體圖形；其余區(qū)域的光刻膠被全部去除。
[0087] S33:對第二金屬層和氧化物半導體層進行蝕刻，形成數(shù)據(jù)線和薄膜晶體管的源 極。
[0088] 所形成的數(shù)據(jù)線和源極均是由第二金屬層經(jīng)過蝕刻形成的。另外，此時氧化物半 導體圖形的形狀也已形成，但氧化物半導體圖形上仍覆蓋有第二金屬層。
[0089] S34 :對光刻膠進行灰化。
[0090] 利用灰化工藝，將氧化物半導體圖形對應區(qū)域的光刻膠全部去除。同時，數(shù)據(jù)線和 源極對應區(qū)域的光刻膠也會被部分去除。
[0091] S35 :對第二金屬層進行蝕刻，形成氧化物半導體圖形。
[0092] 將氧化物半導體圖形上覆蓋的第二金屬層蝕刻掉，即可形成氧化物半導體圖形。
[0093] S36 :剝離剩余的光刻膠。
[0094] 如圖2e所示，經(jīng)過第二次掩膜版構圖工藝，即可形成氧化物半導體圖形、數(shù)據(jù)線 和源極107。其中，氧化物半導體圖形包括薄膜晶體管的有源層105和第二像素電極圖形 160〇
[0095] S4 :如圖2f所示，在完成上述步驟的基礎上，覆蓋一層鈍化層108。
[0096] 鈍化層108的材料可以采用氧化硅（SiOx)、氮化硅（SiNx)或二者的混合物，厚度 可以在2000至5?〇A之間。
[0097] S5 :對鈍化層進行蝕刻，露出氧化物半導體圖形中的第二像素電極圖形。具體包 括：
[0098] S51 :在鈍化層上覆蓋光刻膠，并利用掩膜版進行曝光、顯影。
[0099] 曝光、顯影后，一部分區(qū)域光刻膠被去除，對應于第二像素電極圖形，其余區(qū)域的 光刻膠保留。
[0100] S52:對鈍化層進行蝕刻，露出氧化物半導體圖形中的第二像素電極圖形。
[0101] 利用六氟化硫（SF6)，對第二像素電極圖形對應區(qū)域的鈍化層進行蝕刻，使第二像 素電極圖形暴露出來。
[0102] S53 :剝離剩余的光刻膠。
[0103] 如圖2g所示，經(jīng)過第三次掩膜版構圖工藝，即可形成鈍化層108的圖形，并且露出 第二像素電極圖形160。
[0104] S6 :對氧化物半導體圖形中的第二像素電極圖形進行等離子體處理，形成第二像 素電極。
[0105] 可以利用SF6、N2、Ar、He等作為等離子體，對第二像素電極圖形進行等離子體處 理，以提高透明金屬氧化物半導體的電導率，使其電導率達到像素電極的要求，從而形成第 二像素電極。其中，SF 6既可以對鈍化層進行蝕刻，也可以對第二像素電極圖形進行等離子 體處理，并且為了提高等離子體處理的效果，在SF 6中加入了 N 2、Ar、He。
[0106] 如圖1所示，經(jīng)過上述步驟，即可形成本發(fā)明實施例提供的陣列基板。本發(fā)明實施 例提供的陣列基板的制造方法中，僅使用了三次掩膜版構圖工藝，從而解決了現(xiàn)有的陣列 基板的制造過程過于復雜的技術問題，并且能夠提高生產(chǎn)效率，降低生產(chǎn)成本。
[0107] 應當說明的是，在其他實施方式中，也可以單獨通過一次掩膜版構圖工藝形成第 一像素電極，再單獨通過一次掩膜版構圖工藝形成掃描線、公共電極線和柵極。則陣列基 板的制造過程中共使用四次掩膜版構圖工藝，但相比于現(xiàn)有技術中使用六次掩膜版構圖工 藝，仍然能夠有效簡化陣列基板的制造過程。
[0108] 雖然本發(fā)明所公開的實施方式如上，但所述的內(nèi)容只是為了便于理解本發(fā)明而采 用的實施方式，并非用以限定本發(fā)明。任何本發(fā)明所屬技術領域內(nèi)的技術人員，在不脫離本 發(fā)明所公開的精神和范圍的前提下，可以在實施的形式上及細節(jié)上作任何的修改與變化， 但本發(fā)明的專利保護范圍，仍須以所附的權利要求書所界定的范圍為準。
【主權項】
1. 一種陣列基板的制造方法，包括： 在襯底基板上形成掃描線、公共電極線、薄膜晶體管的柵極和第一像素電極； 覆蓋一層柵極絕緣層； 在所述柵極絕緣層上形成氧化物半導體圖形、數(shù)據(jù)線和薄膜晶體管的源極，其中，所述 氧化物半導體圖形包括薄膜晶體管的有源層和第二像素電極圖形； 覆蓋一層鈍化層； 對所述鈍化層進行蝕刻，露出所述氧化物半導體圖形中的第二像素電極圖形； 對所述氧化物半導體圖形中的第二像素電極圖形進行等離子體處理，形成第二像素電 極。2. 根據(jù)權利要求1所述的方法，其特征在于，對所述氧化物半導體圖形中的第二像素 電極圖形進行等離子體處理，具體為： 利用SF6、N2、Ar或He，對所述氧化物半導體圖形中的第二像素電極圖形進行等離子體 處理。3. 根據(jù)權利要求1所述的方法，其特征在于，在襯底基板上形成掃描線、公共電極線、 薄膜晶體管的柵極和第一像素電極，具體為： 在襯底基板上依次形成透明電極層和第一金屬層； 在所述第一金屬層上覆蓋光刻膠，并利用半色調(diào)掩膜版、灰色調(diào)掩模版或單狹縫掩膜 版進行曝光、顯影； 對所述第一金屬層和所述透明電極層進行蝕刻，形成掃描線、公共電極線和薄膜晶體 管的柵極； 對光刻膠進行灰化； 對所述第一金屬層進行蝕刻，形成第一像素電極； 剝離剩余的光刻膠。4. 根據(jù)權利要求1所述的方法，其特征在于，在所述柵極絕緣層上形成氧化物半導體 圖形、數(shù)據(jù)線和薄膜晶體管的源極，具體為： 在柵極絕緣層上依次形成氧化物半導體層和第二金屬層； 在所述第二金屬層上覆蓋光刻膠，并利用半色調(diào)掩膜版、灰色調(diào)掩模版或單狹縫掩膜 版進行曝光、顯影； 對所述第二金屬層和所述氧化物半導體層進行蝕刻，形成數(shù)據(jù)線和薄膜晶體管的源 極； 對光刻膠進行灰化； 對所述第二金屬層進行蝕刻，形成氧化物半導體圖形； 剝離剩余的光刻膠。5. 根據(jù)權利要求1所述的方法，其特征在于，對所述鈍化層進行蝕刻，露出所述氧化物 半導體圖形中的第二像素電極圖形，具體為： 在所述鈍化層上覆蓋光刻膠，并利用掩膜版進行曝光、顯影； 對所述鈍化層進行蝕刻，露出所述氧化物半導體圖形中的第二像素電極圖形； 剝離剩余的光刻膠。6. 根據(jù)權利要求5所述的方法，其特征在于，對所述鈍化層進行蝕刻，具體為： 利用六氟化硫，對所述鈍化層進行蝕刻。7. -種陣列基板，包括形成于襯底基板上的多個子像素單元，每個所述子像素單元中 包括薄膜晶體管和第二像素電極； 所述薄膜晶體管的有源層和所述第二像素電極位于同一圖層； 所述有源層的材料為氧化物半導體，所述第二像素電極的材料為經(jīng)等離子體處理的透 明氧化物半導體。8. 根據(jù)權利要求7所述的陣列基板，其特征在于，所述薄膜晶體管的柵極形成于所述 襯底基板上，所述有源層位于所述柵極上方，且所述有源層與所述柵極之間形成有柵極絕 緣層； 所述薄膜晶體管的源極形成于所述有源層上。9. 根據(jù)權利要求8所述的陣列基板，其特征在于，還包括公共電極線、掃描線和數(shù)據(jù) 線； 所述公共電極線和所述掃描線均與所述柵極位于同一圖層； 所述數(shù)據(jù)線與所述源極位于同一圖層。10. 根據(jù)權利要求7所述的陣列基板，其特征在于，還包括形成于所述襯底基板上的第 一像素電極。
【專利摘要】本發(fā)明公開了一種陣列基板及其制造方法，屬于顯示技術領域，解決了現(xiàn)有的陣列基板的制造過程過于復雜的技術問題。該陣列基板包括形成于襯底基板上的多個子像素單元，每個所述子像素單元中包括薄膜晶體管和第二像素電極；所述薄膜晶體管的有源層和所述第二像素電極位于同一圖層；所述有源層的材料為氧化物半導體；所述第二像素電極的材料為經(jīng)等離子體處理的氧化物半導體。本發(fā)明可用于IPS型或FFS型液晶顯示器中。
【IPC分類】G02F1/1362, H01L27/12, H01L21/77, G02F1/1343, G02F1/1368
【公開號】CN105137672
【申請?zhí)枴緾N201510487237
【發(fā)明人】劉洋
【申請人】深圳市華星光電技術有限公司
【公開日】2015年12月9日
【申請日】2015年8月10日