一種陣列基板及液晶顯示裝置的制造方法
【技術領域】
[0001]本發(fā)明涉及顯示領域，特別是涉及一種陣列基板以及包含該陣列基板的液晶顯示
目.ο
【背景技術】
[0002]現有液晶顯示器中，ASG (Amorphous Silicon Gate Driver，非晶娃柵極驅動)電路設置在顯示屏幕的兩側，占據了邊框很大一部分面積。隨著市場需求的變化，窄邊框成為顯示器的發(fā)展趨勢，為了減小邊框或者實現無邊框，可以將ASG電路設置在顯示區(qū)域的下方(即臺階區(qū)域)，通過額外的柵極引線將ASG的掃描信號接入柵極線。圖1現有技術中引入柵極引線后陣列基板的結構示意圖，如圖所示，柵極引線數據線01平行設置，每一條柵極引線Si與一條柵極線G ,連接。在柵極引線S i柵極線G ,的連接處，薄膜晶體管的源極與數據線Di連接，薄膜晶體管的柵極與柵極線G ,連接。當打開柵極線G ,時，柵極引線S ,與數據線間的耦合會對連接在數據線D 柵極線G ,的薄膜晶體管產生影響，從而造成液晶顯示器在中低灰階的時候出現顯示異常，例如，出現飛機頭圖形。
【發(fā)明內容】
[0003]為了解決上述問題，本發(fā)明提供一種陣列基板以及包含該陣列基板的液晶顯示裝置。
[0004]本發(fā)明提供了一種陣列基板，包括顯示區(qū)域以及非顯示區(qū)域，所述顯示區(qū)域包括多個像素單元，多條柵極線、數據線和柵極引線，其特征在于，
[0005]相鄰兩條所述數據線與相鄰兩條所述柵極線圍成一個所述像素單元；所述像素單元包括薄膜晶體管和像素電極；所述薄膜晶體管的柵極與所述柵極線電連接，所述薄膜晶體管的源級與所述數據線電連接，所述薄膜晶體管的漏極與所述像素電極電連接；
[0006]所述柵極引線位于相鄰兩列像素單元之間；
[0007]—所述柵極線與一所述柵極引線相連接；
[0008]其中，第i列所述柵極引線與第j行所述柵極線連接，則第j行所述柵極線兩側與第i列數據線連接的所述薄膜晶體管的柵極與第j-ι行和/或第j+Ι行的所述柵極線連接，其中，i為大于1的整數，j為大于1的整數。
[0009]本發(fā)明還提供了一種包含該陣列基板的液晶顯示面板，所述液晶顯示面板包括上述陣列基板。
[0010]與現有技術相比，本發(fā)明至少具有如下突出的優(yōu)點:在柵極引線與柵極線連接處的薄膜晶體管中，與離該柵極引線最近的數據線連接的薄膜晶體管需要連接在其他的柵極線上，這樣的結構設計使得數據線與柵極引線之間的耦合電容對柵極引線與柵極線連接處的顯示像素單元的影響減小。
【附圖說明】
[0011]圖1是現有技術中一種陣列基板的結構示意圖；
[0012]圖2是本發(fā)明實施例中一種陣列基板的結構示意圖；
[0013]圖3是本發(fā)明圖2的一種像素結構示意圖；
[0014]圖4a是本發(fā)明圖3在A-A’截面的剖視圖；
[0015]圖4b是本發(fā)明圖3在B-B’截面的剖視圖；
[0016]圖4c是本發(fā)明圖3在C-C’截面的剖視圖；
[0017]圖5是本發(fā)明實施例中另一種陣列基板的結構示意圖；
[0018]圖6是本發(fā)明圖5的一種像素結構示意圖；
[0019]圖7a是本發(fā)明圖6在A-A’截面的剖視圖；
[0020]圖7b是本發(fā)明圖6在B-B’截面的剖視圖；
[0021]圖7c是本發(fā)明圖6在C-C’截面的剖視圖。
【具體實施方式】
[0022]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面將結合附圖和實施例對本發(fā)明做進一步說明。需要說明的是，在以下描述中闡述了具體細節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以多種不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本發(fā)明內涵的情況下做類似推廣。因此本發(fā)明不受下面公開的【具體實施方式】的限制。
[0023]請參考圖2至圖4c，圖2是本發(fā)明實施例提供的一種陣列基板的結構示意圖，圖3是本發(fā)明圖2的一種像素結構示意圖，圖4a是本發(fā)明圖3在A-A’截面的剖視圖，圖4b是本發(fā)明圖3在B-B’截面的剖視圖，圖4c是本發(fā)明圖3在C-C’截面的剖視圖。具體地，請參考圖2，陣列基板包括顯示區(qū)域13和非顯示區(qū)域15，顯示區(qū)域13包括多個像素單元16，每一像素單元16包括一薄膜晶體管11 ;多條柵極線G、數據線D和柵極引線S，柵極線G與第一方向X平行，數據線D和柵極引線S均與第二方向Y平行，相鄰兩條數據線D與相鄰兩條柵極線G圍成一個像素單元16，非顯示區(qū)域15位于顯示區(qū)域13的外圍，非顯示區(qū)15設置有源極驅動器14以及柵極驅動器12，源極驅動器14和柵極驅動器12均位于顯示區(qū)域13的一側，數據線D均連接至源極驅動器14，柵極引線S均連接至柵極驅動器12，并且柵極驅動器和源極驅動器可以位于同一顆驅動芯片中或者不同的驅動芯片中。本發(fā)明并不限于此，在其他的實施例中，柵極驅動器12和源極驅動器14位于顯示區(qū)域13相對的兩側。進一步地，結合圖3和圖4a，像素單元16包括薄膜晶體管11和像素電極128 ;薄膜晶體管11包括柵極114，半導體層118，源極124以及漏極126 ;除薄膜晶體管11外，像素單元還包括柵極114，設置于第一基板112上，在柵極114和半導體118之間設置有柵極絕緣層116，在柵極絕緣層116和漏極126的表面設置有像素電極128，本實施例中像素電極128為面狀電極，像素電極128與漏極126直接相連，薄膜晶體管11的柵極114與柵極線140電連接，薄膜晶體管11的源級124與數據線142電連接，薄膜晶體管11的漏極126與像素電極128電連接。需要說明的是，圖3中公共電極120位于像素電極128的上方，公共電極120具有條狀開口 ；區(qū)域127是像素電極128與公共電極120的重疊區(qū)域。
[0024]具體地，如圖2所示，在本實施例中，柵極引線S位于相鄰兩列像素單元11之間，一柵極線G與一柵極引線S相連接，例如，第一行柵極線&與第一列柵極引線S i連接，第二行柵極線G2與第二列柵極引線S2連接，以此類推，第j行柵極線6 ,與第i列柵極引線31連接。其中，第i列柵極引線Si與第j行柵極線G ,連接，則第j行柵極線G ,兩側與第i列數據線Di連接的薄膜晶體管11的柵極114與第j+Ι行的柵極線G ]+1和/或第j-Ι行的柵極線G, i連接，i為大于1的整數，j為大于1的整數。具體地，第j行柵極線G ,和第j-Ι行柵極線G, i之間的薄膜晶體管11被第i列柵極引線S i分為兩部分，一部分述薄膜晶體管11的柵極114與第j行柵極線G,連接，另一部分薄膜晶體管11的柵極114與第j-Ι行柵極線G, i連接，第j行柵極線G ,和第j+Ι行柵極線G , i之間的薄膜晶體管11被第i+Ι列柵極引線Si分為兩部分，一部分述薄膜晶體管11的柵極114與第j行柵極線G ,連接，另一部分薄膜晶體管11的柵極114與第j+Ι行柵極線G]+1連接。其中，在第j-Ι行柵極線G , i與第j+Ι行柵極線G]+1之間且與第i列數據線D i相連的薄膜晶體管11有2個，該2個薄膜晶體管11的柵極114分別與柵極線G,和柵極線G ]+1連接。在本發(fā)明的其他實施例中，在一列柵極引線與一行柵極線連接的前提下，第一列柵極引線Si可以與最后一行柵極線或其他任意一行柵極線G,連接；或者第j行柵極線G ,與第i列柵極引線S 1在其交叉處連接，第j_l行柵極線G, i與第j+Ι行柵極線G ]+1之間與第i列數據線D i相連的薄膜晶體管11只有1個，所述該薄膜晶體管11的柵極114與第j-Ι行柵極線G, i或者第j+Ι行柵極線G ]+1連接。
[0025]當液晶顯示面板工作時，柵極驅動器12控制柵極引線31至S 1+2逐步打開實現柵極線匕至G