包含有機材料的電子裝置的制造方法
【專利說明】包含有機材料的電子裝置
[0001]有機材料被越來越多地用于電子裝置中的電子功能元件。例如，有機材料被越來越多地用于半導體和晶體管陣列的絕緣體/電介質(zhì)元件。
[0002]用以制作包含有機材料的電子裝置的一種技術(shù)包括在支撐襯底上沉積有機材料，并使用掩模處理，以避免在該支撐襯底的部分區(qū)域內(nèi)的一個或多個位置中的有機材料的沉積保留在最終的裝置中，從而在該裝置的一個或多個周邊區(qū)域留下無有機材料的區(qū)域。
[0003]本申請的發(fā)明人已留意到這種技術(shù)所制造的裝置的缺陷，并且已認識到進一步減少缺陷的出現(xiàn)的挑戰(zhàn)。
[0004]本發(fā)明的一個目的在于進一步減少在包含有機材料的裝置中的缺陷的出現(xiàn)。
[0005]因此，本發(fā)明提供一種方法，包括:在一個共用的支撐體上形成一個或多個系列的多層電子裝置，然后分離該電子裝置;其中，該裝置包括一個或多個有機層，且該方法包括將一個或多個有機層沉積為相應的連續(xù)層，所述連續(xù)層至少從該一個或多個系列裝置的一端延伸至該一個或多個系列裝置的另一端。
[0006]根據(jù)一個實施例，每個電子裝置均包括晶體管陣列，以及沉積為連續(xù)層的一個或多個有機層，所述一個或多個有機層包括一個或多個:限定晶體管的半導體溝道的半導體層;限定晶體管的柵極電介質(zhì)的電介質(zhì)層;及導體層之間的一個或多個絕緣體層。
[0007]根據(jù)一個實施例，該電子裝置包括至少一個導體層，該導體層限定經(jīng)由一個或多個驅(qū)動器芯片的相應的輸出端子驅(qū)動的導體陣列；該方法包括將所述一個或多個驅(qū)動器芯片的接點定位在被沉積為連續(xù)層的所述一個或多個有機層的上方，其中，接點通過所述被沉積為連續(xù)層的一個或多個有機層連接至所述導體中的相應的導體。
[0008]根據(jù)一個實施例，該電子裝置包括處于相應層級的至少三個導體層，并且其中所述方法還包括擠壓被沉積為連續(xù)層的所述一個或多個有機層的周邊區(qū)域；以及經(jīng)由在所述周邊區(qū)域和所述周邊區(qū)域向內(nèi)的區(qū)域之間延伸的下導體層的一個或多個部分，在所述周邊區(qū)域中的上導體層的一個或多個部分與在所述周邊區(qū)域向內(nèi)的中間導體層的一個或多個部分之間建立一個或多個導電連接。
[0009]根據(jù)一個實施例，所述上導體層形成晶體管陣列的柵極和源極接點，且所述中間導體的一個或多個部分包括為所述晶體管陣列提供柵電極的一個或多個柵極導體和/或為所述晶體管陣列提供源電極的一個或多個源極導體。
[0010]根據(jù)一個實施例，該方法還包括:在所述被沉積為連續(xù)層的一個或多個有機層中的一個或多個的下方的導體層內(nèi)設(shè)置至少一個鏈接一組導體的短接導體;設(shè)置至少一個層間導電連接，所述層間導電連接在所述短接導體通過所述一個或多個有機層至設(shè)置在被沉積為連續(xù)層的所述一個或多個有機層的上方的接點之間；經(jīng)由所述接點的進行電學測試；以及隨后通過移除所述導體層的一個或多個部分及覆蓋在所述導體層的所述一個或多個部分上的所述一個或多個有機層的一個或多個部分，將所述短接導體與該組導體隔離。
[0011]下面將參照附圖，僅通過示例的方式描述根據(jù)本發(fā)明實施例的技術(shù)的示例，所述附圖中:
[0012]圖1示意性地示出了形成包含有機材料的多個電子裝置的層的沉積區(qū)域的示例；
[0013]圖2示意性地示出了用于多個電子裝置的堆疊層的示例；
[0014]圖3示出了在導體層間的層間導電連接的位置的示例；以及
[0015]圖4示出了用于利于頂導體層下方的導體的電學測試的技術(shù)的示例。
[0016]以下將以電子裝置為例描述根據(jù)本發(fā)明實施例的技術(shù)的示例;該電子裝置包括被設(shè)計用于控制光學顯示媒介的多個晶體管的晶體管陣列。然而，同樣的技術(shù)也適用于其他類型的電子裝置，以及包括與附圖所示的不同的晶體管陣列設(shè)計的裝置。在本說明書的末尾描述了在本發(fā)明范圍內(nèi)對附圖中所示的裝置進行修改的其他示例。
[0017]本示例涉及多個電子裝置的制造，所述電子裝置在部分制造過程期間共享共用的支撐材料片體6。在制造過程中隨后的階段中，該多個電子裝置彼此分離，附圖標記2示出了分離后的各電子裝置的區(qū)域。各電子陣列包括附圖標記5所示的晶體管陣列區(qū)域，以及用于例如將所述晶體管陣列周圍的柵極和源極導體路由(routing)至一個或多個驅(qū)動器芯片接點的周邊區(qū)域。附圖標記4指示在制造過程期間在支撐材料片體上沉積導體、半導體、絕緣體/電介質(zhì)材料的連續(xù)層的區(qū)域。如所示，該沉積區(qū)域4連續(xù)延伸布滿整個其周邊與該裝置區(qū)域2a_2i中靠外者的外部邊緣重合的矩形區(qū)域且超過該矩形區(qū)域。
[0018]支撐材料的示例包括具有平坦化的上表面的柔性的塑料膜。在制造過程期間，該柔性塑料膜可臨時附著到剛性的母板(未示出)。
[0019]參考圖2，制造過程的一個示例包括:在支撐片體6上沉積連續(xù)的第一導體層8，接著圖案化第一導體層以限定形成用于各電子裝置的源極和漏極導體的陣列。在本示例中，第一導體層的圖案化還限定柵極導體延伸部和臨時短接條，這將在下文中更詳細地討論。源極導體提供用于晶體管的源電極，而漏極導體提供用于相應晶體管的漏極極。根據(jù)一個示例，每個源極導體提供用于晶體管陣列中相應行的晶體管的源電極。
[0020]然后，在圖案化的第一導體層8上沉積有機半導體材料9(諸如一種半導體聚合物)的連續(xù)層。該半導體層8形成所有晶體管陣列的所有晶體管的半導體溝道。
[0021]然后，在半導體層9上沉積連續(xù)的電介質(zhì)材料層(或連續(xù)的電介質(zhì)材料層的堆疊)10。該電介質(zhì)層10形成用于所有晶體管陣列的所有晶體管的柵極電介質(zhì)。
[0022]在本示例中，半導體層9和電介質(zhì)層10隨后被圖案化以形成用于層間導電連接的通孔，所述層間導電連接從第一導體層8所限定的柵極導體延伸部到要在生產(chǎn)過程的下一個階段形成的相應的柵極導體。在所述電介質(zhì)層(一個或多個HO上沉積連續(xù)的第二導體材料層12。第二導體層的沉積填充形成于半導體層9和電介質(zhì)層10中的通孔。第二導體層12然后被圖案化以限定用于每個晶體管陣列的柵極導體陣列，其中，該柵極導體為晶體管提供柵電極。在本示例中，每個柵極導體為晶體管陣列的相應列的晶體管提供柵電極，柵極導體通過形成于半導體層9和電介質(zhì)層10中的通孔連接至由圖案化的第一導體層限定的相應的柵極導體延伸部。在本示例中，第二導體層12的圖案化也限定了:(a)柵極導體中的用于容納要在漏極導體和處于更高層級的相應的像素導體之間形成的層間導電連接的通孔；(b)臨時短接條，其用于提供柵極導體之間的臨時連接，這將在下文中更詳細地討論；以及(C)用于容納要在上導體層20和由圖案化的第一導體層8限定的臨時短接條40之間形成的層間連接的通孔。
[0023]然后，在圖案化的第二導體層13上沉積連續(xù)的絕緣材料層(或連續(xù)的堆疊材料層的堆疊)14。該(一個或多個)絕緣體層14用于防止在第二導體層12和下文將提到的第三導體層16之間的電短接。
[0024]然后，連續(xù)的第三導體材料層16沉積在絕緣體14上方，并被圖案化從而限定通孔以容納:(i)在漏極導體和由更高的導體層20限定的相應像素導體之間的層間導電連接，
(ii)在柵極導體延伸部和由被圖案化的第一導體層限定的源極導體之間至由更高的導體層20限定的相應的驅(qū)動器芯片接點的層間導電連接28，以及(iii)用于容納在由圖案化的第一和第二導體層限定的臨時短接條和更高的導體層20之間的層間導電互連的通孔。第三導體層16作為屏蔽層來抑制下方的導體的電位對由更高的導體層20限定的像素導體處的電位的影響。
[0025]然后，在圖案化的第三導體層16上沉積連續(xù)的絕緣材料層(或連續(xù)的絕緣材料層的堆疊)18。該絕緣材料層18用于防止第三導體層16和更高的導體層20之間的電短接。半導體層9和絕緣體層10、14及18的組合隨后被圖案化來限定:(i)向下延伸至各漏極導體的通孔，(i i)向下延伸至各柵極導體延伸部的通孔，(i i i)向下延伸至各源極導體的通孔；以及(iv)向下延伸至由圖案化的第一導體層8和第二導體層12限定的各臨時短接條的通孔。
[0026]然后，在絕緣體18上沉積連續(xù)的第四導體材料層20。該連續(xù)的第四導體材料層20填充上一段所提到的通孔和(iv)。該第四導體材料層20隨后被圖案化以至少限定:(i)像素導體的陣列，每個像素導體由一個或多個相應的層間導電互連(未示出)連接至相應的漏極導體，(ii)柵極接點，其由一個或多個層間導電連接28連接至由圖案化的第一導體層8限定的相應的柵極導體延伸部；(iii)源極接點，其由一個或多個層間導電連接28連接至由圖案化的第一導體層8限定的相應的源極導體;及短接條接點，其連接至由圖案化的第一導體層8和第二導體層12限定的相應的短接條。由圖案化的第四導體層20限定的柵極接點和源極接點用于形成到根據(jù)塑料上芯片(COP)技術(shù)的一個或多個驅(qū)動器芯片的相應輸出端子的連接，或形成到一個或多個柔性板上芯片(COP)封裝的一個或多個輸出端子的連接;以及如下文所述的，短接條接點用于源極和柵極導體的中間電學測試。
[0027]如上所述，在本示例中，圖案化的第一導體層限定源極導體32的陣列，每個源極導體為相應行的晶體管提供源電極。第一導體層8的圖案化包括限定鏈接圖案化的第一導體層8內(nèi)相應組的源極導體32的一個或多個導體短接條34。所述一個或多個臨時短接條40位于源極導體32和圖案化的第四導體層20之間的層間導電連接28的位置之外。一個或多個額外的層間導電連接36、38被形成為從各短接條40到一個或多個上層級。在本示例中，這些額外的層間導電連接包括:(a)—個或多個層間連接36，其在各短接條40和由圖案化的第二導體層12限定的一個或多個相應的接點之間，以利于在形成柵極導體后及沉積覆蓋的絕緣體層14前的階段進行測試；(b)—個或多個層間連接38，其在各短接條40和由圖案化的另一導體層20限定的一個或多個相應的接點之間，以利于在形成像素導體和柵極/源極接點等之后進行測試。完成電學測試之后，通過在短接條與層間連接28(在源極導體32和圖案化的第四導體層20之間)的位置之間的一個或多個位置40處形成凹槽，來斷開短接條40和第一導體層8內(nèi)的源極導體32之間的所有導體鏈