本發(fā)明涉及廣播電視與多媒體技術(shù)領(lǐng)域，特別是涉及一種基于FPGA嵌入式系統(tǒng)的多路音頻軟編碼機(jī)制。

背景技術(shù)：

在廣電與多媒體領(lǐng)域，人們對(duì)音頻質(zhì)量的要求正在不斷地提高，從單聲道到立體聲，又在向多聲道發(fā)展，最廣泛采用的多聲道環(huán)繞聲配置是ITU-R建議的5.1聲道配置。而且同一視頻可以存在多個(gè)配音，比如多種語(yǔ)言。隨著工業(yè)技術(shù)的不斷提升，多媒體系統(tǒng)支持的視頻節(jié)目數(shù)也在不斷增加，與視頻對(duì)應(yīng)的音頻的數(shù)目也會(huì)成比例增長(zhǎng)。增加音頻編碼芯片的數(shù)量無(wú)疑會(huì)增加編碼系統(tǒng)的采購(gòu)成本，各種音頻編碼芯片對(duì)編碼格式以及控制方式都有特殊的要求，這加大了設(shè)計(jì)的復(fù)雜程度延長(zhǎng)了設(shè)計(jì)周期。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的發(fā)明目的在于提供一種基于FPGA嵌入式系統(tǒng)的多路音頻軟編碼機(jī)制，采用本發(fā)明提供的技術(shù)方案能夠并行地接收與處理多路的原始數(shù)字音頻數(shù)據(jù)，對(duì)各通道PCM音頻幀產(chǎn)生與視頻同步的PTS值，并將此對(duì)應(yīng)關(guān)系保持到編碼后的PES幀和PTS值，保證音視頻同步。

為了達(dá)到上述發(fā)明目的，本發(fā)明一方面提供一種多路音頻軟編碼方法，包括以下步驟：

將每個(gè)輸入通道的原始音頻數(shù)據(jù)由串行格式轉(zhuǎn)為并行格式，并提取所述原始音頻數(shù)據(jù)的有效PCM數(shù)據(jù)，利用乘法器對(duì)所述PCM數(shù)據(jù)進(jìn)行音量放大操作，根據(jù)音頻編碼算法調(diào)整所述PCM數(shù)據(jù)的PCM數(shù)據(jù)位寬，將所述PCM數(shù)據(jù)編碼成ES幀，采用DDR對(duì)所述PCM數(shù)據(jù)完成編碼前PCM幀和編碼后ES幀的交互，多個(gè)ES幀組成一個(gè)PES幀，將與視頻同步的PTS值寫入與之對(duì)應(yīng)的PES幀頭部，將PES幀分解為多個(gè)個(gè)TS包并勻速輸出。

本發(fā)明另一方面還提供一種多路音頻軟編碼裝置，包括PCM數(shù)據(jù)提取模塊、PCM音頻放大模塊、PCM數(shù)據(jù)緩沖器和DDR寫控制模塊；所述PCM數(shù)據(jù)提取模塊將原始數(shù)字音頻輸入格式由串行轉(zhuǎn)換為并行格式，并提取出所述原始數(shù)字音頻的有效PCM數(shù)據(jù)作為音頻編碼的原始輸入數(shù)據(jù)；所述PCM音頻放大模塊，內(nèi)含有符號(hào)乘法器，用于放大所述PCM數(shù)據(jù)，并根據(jù)音頻編碼算法要求控制所述PCM數(shù)據(jù)的位寬；所述PCM數(shù)據(jù)緩沖器，內(nèi)含有PCM數(shù)據(jù)緩存區(qū)，用于緩存所述PCM數(shù)據(jù)，緩存大小為系統(tǒng)總線寫burst長(zhǎng)度，當(dāng)緩存滿burst長(zhǎng)度的PCM數(shù)據(jù)后，由所述DDR寫控制模塊控制將PCM數(shù)據(jù)緩存區(qū)的PCM數(shù)據(jù)發(fā)送到系統(tǒng)總線；所述DDR寫控制模塊，用于將傳入系統(tǒng)總線的PCM數(shù)據(jù)通過(guò)DDR控制器寫入FPGA片外的DDR內(nèi)；DDR內(nèi)分配有PCM幀交互區(qū)，用于將PCM數(shù)據(jù)以PCM幀的形式存放。

本發(fā)明還提供一種利用FPGA嵌入式系統(tǒng)進(jìn)行編碼和輸出編碼數(shù)據(jù)的方法，包括以下步驟：嵌入式CPU讀取權(quán)利要求3中所述PCM幀交互區(qū)的PCM幀進(jìn)行音頻編碼成ES幀；CPU將音頻編碼后的ES幀寫入DDR分配的編碼ES幀交互區(qū)，并通知FPGA內(nèi)部的發(fā)送模塊讀取所述ES幀；發(fā)送模塊通過(guò)系統(tǒng)總線讀出ES幀，并將N個(gè)ES幀組成一個(gè)PES幀，將與視頻同步的PTS值寫入與之對(duì)應(yīng)的PES幀頭部，將PES幀分解為M個(gè)TS包，并將TS包勻速輸出。

本發(fā)明還提供一種與視頻顯示實(shí)時(shí)同步的PTS值的產(chǎn)生方法，采用本地PTS計(jì)數(shù)逼近的方法產(chǎn)生與視頻實(shí)時(shí)同步的PTS值，包括以下步驟：

實(shí)時(shí)提取視頻PCR；本地計(jì)數(shù)器PTS_counter在本地時(shí)鐘下進(jìn)行計(jì)數(shù)，計(jì)數(shù)初始值為首次提取的視頻PCR值；每當(dāng)視頻PCR更新，比較PTS_counter值與視頻PCR值之間的差值；設(shè)置一個(gè)差值門限，PTS_counter與視頻PCR差值大于差值門限，則調(diào)整PTS_counter值；PTS_counter與視頻PCR差值連續(xù)超過(guò)差值門限值預(yù)設(shè)次數(shù)之后，則將PTS_counter值置為視頻PCR值。將PTS_counter值作為與視頻同步的PTS值。

本發(fā)明還提供一種產(chǎn)生與PES幀對(duì)應(yīng)的PTS值的方法，在編碼系統(tǒng)時(shí)鐘下，第i(1～n)通道的PCM幀的第一個(gè)有效數(shù)據(jù)出現(xiàn)的時(shí)刻，鎖存計(jì)數(shù)器PTS_counter值作為與此PCM幀對(duì)應(yīng)、且與視頻實(shí)時(shí)同步的PTS值；PCM幀編碼產(chǎn)生ES幀，ES幀對(duì)應(yīng)的PTS值與此ES幀編碼輸入的PCM幀的PTS值相同；多個(gè)ES幀組成一個(gè)PES幀，將PES幀內(nèi)的第一個(gè)ES幀對(duì)應(yīng)的PTS值作為PES幀的PTS值并寫入PES幀頭。

由上可見(jiàn)，應(yīng)用本發(fā)明實(shí)施例的技術(shù)方案，有如下有益效果：

(1)FPGA器件具有豐富的邏輯資源，可實(shí)現(xiàn)多路音頻編碼，其路數(shù)遠(yuǎn)大于普通音頻編碼芯片的音頻編碼路數(shù)，節(jié)省了音頻編碼芯片的采購(gòu)成本。進(jìn)一步地，F(xiàn)PGA芯片可以完成編碼后音視頻流的處理，因此對(duì)于多媒體系統(tǒng)搭建具有極小的成本。FPGA器件具有比普通編碼芯片更多的外設(shè)接口，提供充分的調(diào)試手段；

(2)基于FPGA嵌入式芯片的現(xiàn)場(chǎng)可編程特點(diǎn)，可以靈活的設(shè)置音頻編碼通道數(shù)，音頻編碼算法，減少設(shè)計(jì)復(fù)雜度，縮短設(shè)計(jì)周期；

(3)基于FPGA高速處理能力，可以并行的接收多路原始音頻數(shù)據(jù)，在各路音頻幀的起始產(chǎn)生與視頻同步的PTS值，在編碼的過(guò)程中保持PTS與音頻幀的對(duì)應(yīng)關(guān)系，具有較好的音視頻同步指標(biāo)。

附圖說(shuō)明

為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)本發(fā)明實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹。顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一部分實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為依照本發(fā)明的基于FPGA嵌入式系統(tǒng)進(jìn)行多路音頻軟編碼的實(shí)現(xiàn)方法的系統(tǒng)框圖；

圖2為依照本發(fā)明的原始音頻PCM幀與對(duì)應(yīng)的PTS值分別在DDR和寄存器存放的存放結(jié)構(gòu)示意框圖；

圖3為依照本發(fā)明的PTS產(chǎn)生模塊結(jié)構(gòu)圖。

圖4為依照本發(fā)明的第i通道的編碼后ES幀與對(duì)應(yīng)的PTS值分別在DDR和寄存器存放結(jié)構(gòu)示意框圖；

圖5為依照本發(fā)明的在編碼過(guò)程中音頻幀與PTS值對(duì)應(yīng)關(guān)系示意圖；

圖6為依照本發(fā)明的PTS產(chǎn)生模塊采用的一種本地PTS計(jì)數(shù)逼近的實(shí)施例流程圖。

具體實(shí)施方式

為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

在對(duì)多路音頻解碼過(guò)程中，增加音頻編碼芯片的數(shù)量無(wú)疑會(huì)增加編碼系統(tǒng)的采購(gòu)成本，各種音頻編碼芯片對(duì)編碼格式以及控制方式都有特殊的要求，這加大了設(shè)計(jì)的復(fù)雜程度，延長(zhǎng)了設(shè)計(jì)周期。

為了解決上述技術(shù)問(wèn)題，本實(shí)施例公開了一種基于FPGA嵌入式系統(tǒng)的多路音頻軟編碼機(jī)制，本實(shí)施例提供的技術(shù)方案采用嵌入式FPGA芯片作為實(shí)現(xiàn)平臺(tái)，能靈活的設(shè)置音頻編碼路數(shù)與編碼算法，同時(shí)保證音視頻同步。

具體實(shí)現(xiàn)方法如下：

先采用圖1中所示的原始音頻接收模塊101對(duì)原始音頻數(shù)據(jù)進(jìn)行初處理，其實(shí)現(xiàn)步驟如下：

1、將原始音頻數(shù)據(jù)由串行格式轉(zhuǎn)為并行格式，并提取有效PCM數(shù)據(jù)。

2、有符號(hào)乘法模塊放大音頻幅度值，放大因子可設(shè)。

3、根據(jù)算法需要調(diào)整原始PCM數(shù)據(jù)位寬。由于PCM數(shù)據(jù)是以二進(jìn)制補(bǔ)碼的形式存在，增加位寬采取在低位補(bǔ)零的方式，減小位寬采取截取低位的方式。

4、將處理后的PCM數(shù)據(jù)放入FPGA片內(nèi)存儲(chǔ)器緩存，緩存采用乒乓的讀寫方式，乒乓緩存深度為系統(tǒng)總線burst長(zhǎng)度。

由上述原始音頻接收模塊101處理得到的PCM數(shù)據(jù)，傳遞給嵌入式處理器系統(tǒng)進(jìn)行音頻編碼，PCM數(shù)據(jù)交互則在FPGA片外DDR進(jìn)行。

請(qǐng)參見(jiàn)圖2，在片外DDR內(nèi)設(shè)有PCM幀交互區(qū)，該P(yáng)CM幀交互區(qū)根據(jù)通道數(shù)目n劃分為n個(gè)區(qū)間，稱之為通道區(qū)間。每個(gè)通道區(qū)間分為大小相等的兩個(gè)子區(qū)間：乒區(qū)203和乓區(qū)204。乒區(qū)和乓區(qū)各存儲(chǔ)一個(gè)PCM幀。

請(qǐng)參見(jiàn)圖1，寫DDR控制模塊102用于將通道1到通道n的接收模塊101內(nèi)緩存的PCM音頻數(shù)據(jù)通過(guò)系統(tǒng)總線寫入DDR內(nèi)PCM幀交互區(qū).

PCM音頻數(shù)據(jù)寫入PCM幀交互區(qū)的操作過(guò)程具體如下：當(dāng)通道i(1～n)的接收模塊101完成一個(gè)系統(tǒng)總線burst長(zhǎng)度PCM數(shù)據(jù)的緩存后，寫DDR控制模塊向系統(tǒng)總線發(fā)起一次寫burst操作。先根據(jù)通道號(hào)i確定PCM幀交互區(qū)的通道區(qū)間，再確定該通道區(qū)間乒乓子區(qū)間，將總線burst數(shù)據(jù)寫入乒乓子區(qū)間。若已寫滿其中一個(gè)乒乓子區(qū)間后，轉(zhuǎn)向?qū)懭肓硪粋€(gè)乒乓子區(qū)間。

當(dāng)PCM幀交互區(qū)存在任意通道的一個(gè)完整的PCM幀之后，嵌入式系統(tǒng)將此PCM幀轉(zhuǎn)移到其他DDR區(qū)間進(jìn)行音頻編碼，并釋放該P(yáng)CM幀所在的通道子區(qū)間。

根據(jù)MPEG協(xié)議，PTS是音頻數(shù)據(jù)存儲(chǔ)單元的顯示時(shí)間。為了保證多路節(jié)目的音視頻同步，需要正確的對(duì)每一路音頻產(chǎn)生準(zhǔn)確的與視頻同步的PTS信息，即保證音頻PTS與視頻PTS具有相同的系統(tǒng)時(shí)基。請(qǐng)參見(jiàn)圖2，PTS生成模塊205，用于產(chǎn)生PTS值，并存入相應(yīng)的PTS寄存器202。

請(qǐng)參見(jiàn)圖3，PTS生成模塊由4個(gè)子模塊，PCR_analysis模塊301，PTS_counter模塊302，PTS_trans_ctrl模塊303，與PCM_counter模塊304組成。

由PCR_analysis模塊301，PTS_counter模塊302組合產(chǎn)生實(shí)時(shí)的與視頻同步的PTS值；PTS_trans_ctrl模塊303，與PCM_counter模塊304組合將實(shí)時(shí)的PTS值寫入各通道對(duì)應(yīng)的PTS寄存器。

該P(yáng)TS值與視頻顯示實(shí)時(shí)同步的屬性是采用本地PTS計(jì)數(shù)逼近的方法產(chǎn)生，包括以下步驟：實(shí)時(shí)提取視頻PCR；本地計(jì)數(shù)器PTS_counter在本地時(shí)鐘下進(jìn)行計(jì)數(shù)，計(jì)數(shù)初始值為首次提取的視頻PCR值；每當(dāng)視頻PCR更新，比較PTS_counter值與視頻PCR值之間的差值；設(shè)置一個(gè)差值門限，PTS_counter與視頻PCR差值大于差值門限，則調(diào)整PTS_counter值；PTS_counter與視頻PCR差值連續(xù)超過(guò)差值門限值預(yù)設(shè)次數(shù)之后，則將PTS_counter值置為視頻PCR值，將PTS_counter值作為與視頻同步的PTS值。

請(qǐng)參見(jiàn)圖6，具體的，包括：

步驟600：PCR_analysis模塊301實(shí)時(shí)提取視頻編碼器傳來(lái)的PCR信息，PCR值的PCR_base與PCR_ext值。

步驟601：PTS_counter模塊302用于產(chǎn)生實(shí)時(shí)的PTS值，該P(yáng)TS值在本地27Mhz時(shí)鐘的有效沿計(jì)數(shù)。

PTS_counter模塊302模塊包含PTS_base與PTS_ext兩個(gè)計(jì)數(shù)器，其中PTS_ext對(duì)本地27Mhz時(shí)鐘計(jì)數(shù)，計(jì)數(shù)區(qū)間0到299.當(dāng)PTS_ext計(jì)數(shù)滿300個(gè)27Mhz時(shí)鐘周期PTS_base值計(jì)數(shù)加1。

PTS_base與PTS_ext的計(jì)數(shù)初始值分別為為第一次從PCR_analysis模塊301獲取的PCR_base值與PCR_ext。

步驟602：當(dāng)PCR_analysis模塊301獲取到新的視頻PCR_base時(shí)，計(jì)算PCR_base與PTS_base差值DIF_PTS即DIF_PTS＝PCR_base-PTS_base，將DIF_PTS與預(yù)設(shè)閥值進(jìn)行比較。

計(jì)數(shù)器correct_cnt用于統(tǒng)計(jì)DIF_PTS超過(guò)預(yù)設(shè)閥值的次數(shù)。

步驟603：若DIF_PTS小于預(yù)設(shè)閥值，則PTS_counter模塊302的PTS_base與PTS_ext不進(jìn)行校正，將PTS_base作為實(shí)時(shí)的與視頻同步的PTS值輸出。并且計(jì)數(shù)器correct_cnt歸零。

步驟604：若DIF_PTS大于預(yù)設(shè)閥值，判斷correct_cnt是否達(dá)到預(yù)設(shè)最大值。

步驟605：若DIF_PTS大于預(yù)設(shè)閥值，且correct_cnt未達(dá)到預(yù)設(shè)最大值則將PTS_base計(jì)數(shù)器值置為PTS_base+DIF_PTS/2，并且correct_cnt計(jì)數(shù)加1。

步驟606：若correct_cnt達(dá)到預(yù)設(shè)最大值，則認(rèn)為出現(xiàn)異常，調(diào)整PTS_base值將不起作用，則將本地PTS_base與PTS_ext計(jì)數(shù)器置為PCR_base與PCR_ext，并且correct_cnt歸零。

通過(guò)上述步驟得到的PTS值則具備與視頻顯示實(shí)時(shí)同步的屬性，此外，需要產(chǎn)生與各個(gè)通道PCM幀對(duì)應(yīng)的PTS值，具體步驟如下：

每個(gè)通道對(duì)應(yīng)存在一個(gè)PCM_counter計(jì)數(shù)器304。PCM_counter計(jì)數(shù)器304對(duì)圖1所述接收模塊101接收的PCM數(shù)據(jù)個(gè)數(shù)進(jìn)行計(jì)數(shù)，計(jì)數(shù)最大值為PCM幀的長(zhǎng)度值。當(dāng)PCM_counter計(jì)數(shù)值等于1，代表此時(shí)刻為PCM幀第一個(gè)PCM數(shù)據(jù)出現(xiàn)的時(shí)刻。每當(dāng)某通道i對(duì)應(yīng)的PCM_counter＝1,則產(chǎn)生請(qǐng)求信號(hào)輸出給PTS_trans_ctrl模塊303，PTS_trans_ctrl模塊303接收到通道i的請(qǐng)求信號(hào)立即鎖存此時(shí)的通道i對(duì)應(yīng)的PTS_counter的PTS值，并寫入到對(duì)應(yīng)通道的PTS寄存器202。PTS_trans_ctrl模塊303具有并行處理能力，即當(dāng)多個(gè)通道的PCM_counter同時(shí)發(fā)出請(qǐng)求時(shí)，將鎖存此時(shí)PTS_counter的PTS值，并行寫入各對(duì)應(yīng)通道的PTS寄存器202。

請(qǐng)參見(jiàn)圖2，由于PCM幀交互區(qū)每個(gè)通道區(qū)間分為乒乓兩個(gè)子區(qū)間，兩個(gè)子區(qū)間各存放一個(gè)PCM幀。所以對(duì)應(yīng)的PTS寄存器，也是每個(gè)通道分配兩個(gè)寄存器與PCM幀對(duì)應(yīng)。

圖6所示是在編碼過(guò)程中音頻幀與PTS值對(duì)應(yīng)關(guān)系示意圖。具體地，保持音頻幀(PCM幀，ES幀，PES幀)與PTS的關(guān)系，直到PTS值與PES幀對(duì)應(yīng)。以下是產(chǎn)生PES幀以及其對(duì)應(yīng)的PTS的步驟：

請(qǐng)參見(jiàn)圖5，首先產(chǎn)生ES幀以及其對(duì)應(yīng)的PTS，包括：

通道i的音頻幀PCM_frame_1幀503經(jīng)過(guò)嵌入式處理器進(jìn)行音頻編碼之后，生成ES_frame_1幀504；PTS_1值505對(duì)應(yīng)于PCM_frame_1幀503則同樣的PTS_1值505對(duì)應(yīng)于編碼之后的ES_frame_1幀504。具體實(shí)現(xiàn)如下：

如圖2所示DDR內(nèi)PCM幀交互區(qū)201的PCM幀與PTS寄存器202的PTS值具有一一對(duì)應(yīng)關(guān)系，即PTS值為PCM幀第一個(gè)PCM數(shù)據(jù)在編碼系統(tǒng)時(shí)鐘下的時(shí)間戳。嵌入式系統(tǒng)取出PCM幀交互區(qū)201中通道i的PCM幀進(jìn)行編碼后，放入如圖4所示的ES幀交互區(qū)401。同時(shí)將與通道i的PCM幀對(duì)的PTS值放入如圖4中與該P(yáng)CM幀編碼后ES幀對(duì)應(yīng)的PTS寄存器402中。ES幀交互區(qū)和對(duì)應(yīng)的PTS寄存器采用先進(jìn)先出的讀寫方式。

通過(guò)上述實(shí)現(xiàn)方法，編碼后PTS值與ES幀的對(duì)應(yīng)關(guān)系與編碼前PTS值與PCM幀的對(duì)應(yīng)關(guān)系保持一致。

產(chǎn)生ES幀以及其對(duì)應(yīng)的PTS后，其次產(chǎn)生PES幀以及其對(duì)應(yīng)的PTS，其過(guò)程包括：

FPGA內(nèi)部PES封裝模塊完成音頻數(shù)據(jù)ES到PES的格式轉(zhuǎn)換，并將PTS值插入PES幀頭內(nèi)。協(xié)議規(guī)定PES包可封裝任意數(shù)量的ES包。請(qǐng)參見(jiàn)圖5，第i通道PES幀所示，設(shè)一個(gè)PES幀封裝N個(gè)ES幀，則將PES幀封裝的第一個(gè)ES幀ES_frame_1幀503對(duì)應(yīng)的PTS值PTS_1值505作為第i通道PES幀的PTS值，該P(yáng)TS值為PES幀的第一個(gè)ES幀的顯示時(shí)間，也是PES的顯示時(shí)間，將該P(yáng)TS值插入PES包頭中。請(qǐng)參見(jiàn)圖6，在PES幀內(nèi)第2到第N個(gè)ES幀對(duì)應(yīng)的PTS值從寄存器丟棄506。

如圖6，F(xiàn)PGA內(nèi)部TS封裝模塊按照協(xié)議要求將PES幀分解后插入TS幀的負(fù)載區(qū)域中。在輸出端將TS勻速輸出，因?yàn)閿?shù)字音頻采樣率固定，所以原始音頻輸入是勻速輸入，即PCM幀率恒定，設(shè)PCM幀率為rate_pcm,則按一個(gè)PCM幀編碼輸出一個(gè)ES幀，N個(gè)ES幀對(duì)應(yīng)一個(gè)PES幀，一個(gè)PES幀封裝成M個(gè)TS包計(jì)算出TS包率為rate_ts＝rate_pcm*M/N。

本實(shí)施例提供的基于FPGA嵌入式系統(tǒng)的多路音頻軟編碼機(jī)制采用嵌入式FPGA芯片作為實(shí)現(xiàn)平臺(tái)，能靈活的設(shè)置音頻編碼路數(shù)與編碼算法，同時(shí)保證音視頻同步。FPGA器件具有豐富的邏輯資源，可實(shí)現(xiàn)多路音頻編碼，其路數(shù)遠(yuǎn)大于普通音頻編碼芯片的音頻編碼路數(shù)，節(jié)省了音頻編碼芯片的采購(gòu)成本；進(jìn)一步地，F(xiàn)PGA芯片可以完成編碼后音視頻流的處理，因此對(duì)于多媒體系統(tǒng)搭建具有極小的成本。FPGA器件具有比普通編碼芯片更多的外設(shè)接口，提供充分的調(diào)試手段；基于FPGA高速處理能力，可以并行的接收多路原始音頻數(shù)據(jù)，在各路音頻幀的起始產(chǎn)生與視頻同步的PTS值，在編碼的過(guò)程中保持PTS與音頻幀的對(duì)應(yīng)關(guān)系，具有較好的音視頻同步指標(biāo)。

以上所述的實(shí)施方式，并不構(gòu)成對(duì)該技術(shù)方案保護(hù)范圍的限定。任何在上述實(shí)施方式的精神和原則之內(nèi)所作的修改、等同替換和改進(jìn)等，均應(yīng)包含在該技術(shù)方案的保護(hù)范圍之內(nèi)。