基于多通道的低速率語(yǔ)音編解碼系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及低速率語(yǔ)音編解碼技術(shù)領(lǐng)域，具體是一種基于多通道的低速率語(yǔ)音編解碼系統(tǒng)。
【背景技術(shù)】
[0002]語(yǔ)音壓縮編碼的發(fā)展，一直是在用盡可能低的速率獲得盡可能好的合成語(yǔ)音質(zhì)量的矛盾中發(fā)展的。而語(yǔ)音壓縮編碼的意義在于去除語(yǔ)音信息中的冗余度，降低傳輸比特率或存儲(chǔ)空間。這就要求對(duì)原始語(yǔ)音信號(hào)進(jìn)行運(yùn)算處理，當(dāng)然，壓縮比特率越大，其運(yùn)算復(fù)雜度也就越大。然后，語(yǔ)音通信往往要求實(shí)時(shí)進(jìn)行。因此，這些運(yùn)算必須在很短的時(shí)間內(nèi)完成。
[0003]20世紀(jì)80年代以后，隨著超大規(guī)模集成電路(VLSI)技術(shù)的發(fā)展，專(zhuān)用高速數(shù)字信號(hào)處理(DSP)芯片的產(chǎn)生，特別是通用DSP處理器指令效率和運(yùn)算速度的不斷提高，使語(yǔ)音編碼算法的實(shí)時(shí)處理成為了可能。也正是依托于高速DSP器件的硬件基礎(chǔ)，低速率語(yǔ)音編碼技術(shù)才得到進(jìn)一步的發(fā)展和應(yīng)用。
[0004]低速率語(yǔ)音編碼的發(fā)展起源于20世紀(jì)30年代未，由于軍事保密通信的需要，貝爾電話(huà)實(shí)驗(yàn)室的Homer Dudley提出并實(shí)現(xiàn)了在低帶寬電話(huà)電報(bào)電纜上傳輸話(huà)音信號(hào)的通道聲碼器，成為語(yǔ)音編碼技術(shù)的鼻祖。該聲碼器在第二次世界大戰(zhàn)中的有效使用，為聲碼器技術(shù)的應(yīng)用開(kāi)創(chuàng)了先河。此后，由于帶寬和傳輸干擾為題的急待解決，推動(dòng)了數(shù)字通信網(wǎng)的發(fā)展，同時(shí)也推動(dòng)了低速率語(yǔ)音編碼技術(shù)的迅速發(fā)展。
[0005]進(jìn)入20世紀(jì)80年代以來(lái)，光纖傳輸技術(shù)的引入，為有線(xiàn)通信提高了巨大的通信容量，使信道帶寬問(wèn)題似乎得到了解決。但同時(shí)，人們對(duì)帶寬有限的無(wú)線(xiàn)通信、信道價(jià)格昂貴的衛(wèi)星通信和軍事保密通信的需求不斷增加。特別是智能網(wǎng)的提出，各種與語(yǔ)音應(yīng)用服務(wù)相關(guān)的新業(yè)務(wù)不斷涌現(xiàn)，要求語(yǔ)音數(shù)據(jù)能被靈活處理、存儲(chǔ)、轉(zhuǎn)發(fā)和發(fā)送。從而刺激并推動(dòng)了應(yīng)用于移送通信、衛(wèi)星通信、多媒體、智能網(wǎng)和保密通信等領(lǐng)域的低速率語(yǔ)音編碼技術(shù)的發(fā)展。
[0006]低速率語(yǔ)音編解碼技術(shù)是現(xiàn)代語(yǔ)音通信的基礎(chǔ)，隨著通信方式的不斷更新和擴(kuò)展，低速率語(yǔ)音編解碼技術(shù)顯得尤為重要。隨著現(xiàn)代軍事通信和移動(dòng)通信的迅速發(fā)展，對(duì)低速率語(yǔ)音編解碼器需要日益增加，同時(shí)對(duì)語(yǔ)音編解碼質(zhì)量的要求也不斷提高，如何對(duì)語(yǔ)音信號(hào)進(jìn)一步壓縮編解碼以擴(kuò)大系統(tǒng)話(huà)路容量和在低速率下實(shí)現(xiàn)高質(zhì)量的合成語(yǔ)音以滿(mǎn)足主觀(guān)聽(tīng)覺(jué)的要求是低速率語(yǔ)音編解碼的研宄方向。由于窄帶通信的要求以及對(duì)語(yǔ)音信號(hào)的高效存貯，促使語(yǔ)音編解碼技術(shù)向著低速率發(fā)展，同時(shí)向著高可懂度和自然度的方向發(fā)展。在低速率語(yǔ)音編解碼技術(shù)的不斷發(fā)展過(guò)程中，實(shí)用系統(tǒng)的最低壓縮率已經(jīng)達(dá)到2.4Kbps甚至更低，在大大節(jié)省帶寬的同時(shí)還保證了語(yǔ)音質(zhì)量。
[0007]現(xiàn)有的低速率語(yǔ)音通信中，一般采用單數(shù)據(jù)通道的低速率語(yǔ)音編解碼系統(tǒng)，由于單數(shù)據(jù)通道的語(yǔ)音數(shù)據(jù)傳輸能力有限，造成編解碼系統(tǒng)的工作效率不高，無(wú)法滿(mǎn)足現(xiàn)代低速率語(yǔ)音通信的要求，而如果增加編解碼系統(tǒng)的數(shù)據(jù)通道，則要相應(yīng)增加編碼模塊和解碼模塊的數(shù)量，不但會(huì)增加制造成本，而且會(huì)大大增加系統(tǒng)的體積。

【發(fā)明內(nèi)容】

[0008]本發(fā)明要解決的技術(shù)問(wèn)題是提供一種基于多通道的低速率語(yǔ)音編解碼系統(tǒng)，在不增加編碼模塊和解碼模塊數(shù)量的前提下，增加編解碼系統(tǒng)的數(shù)據(jù)通道。包括:
若干個(gè)AD模塊，用以實(shí)現(xiàn)模擬語(yǔ)音信號(hào)轉(zhuǎn)換成數(shù)字語(yǔ)音信號(hào)和把數(shù)字語(yǔ)音信號(hào)轉(zhuǎn)換成模擬語(yǔ)音信號(hào)；
與AD模塊數(shù)量對(duì)應(yīng)的mcBSP控制器，與AD模塊連接，用于開(kāi)啟外部AD模塊與內(nèi)部編碼模塊和解碼內(nèi)存模塊的數(shù)據(jù)通道；
與AD模塊數(shù)量對(duì)應(yīng)的編碼內(nèi)存模塊，用以接收并存儲(chǔ)從所述AD模塊傳輸?shù)恼Z(yǔ)音數(shù)字?jǐn)?shù)據(jù)；
與AD模塊數(shù)量對(duì)應(yīng)的解碼內(nèi)存模塊，用以發(fā)送所述AD模塊所需的語(yǔ)音數(shù)字?jǐn)?shù)據(jù)；
與mcBSP控制器，以及編碼內(nèi)存模塊和解碼內(nèi)存模塊連接的DMA控制器，用于通過(guò)DMA方式實(shí)現(xiàn)AD模塊與解碼內(nèi)存模塊和編碼內(nèi)存模塊之間的數(shù)據(jù)搬運(yùn)；
高速緩存接口，與各編碼內(nèi)存模塊和解碼內(nèi)存模塊連接，把編碼內(nèi)存模塊數(shù)據(jù)傳輸?shù)礁咚倬彺婺K，并把高速緩存模塊的數(shù)據(jù)傳輸?shù)礁鹘獯a內(nèi)存模塊；
與高速緩存接口連接的高速緩存模塊，用以給編碼模塊和解碼模塊提供緩存；
與高速緩存模塊連接的編碼模塊，用以實(shí)現(xiàn)把標(biāo)準(zhǔn)語(yǔ)音數(shù)據(jù)壓縮成低速率語(yǔ)音數(shù)據(jù)； 與高速緩存模塊連接的解碼模塊，用以實(shí)現(xiàn)把低速率語(yǔ)音數(shù)據(jù)解壓縮成標(biāo)準(zhǔn)語(yǔ)音數(shù)據(jù)；
與編碼模塊連接的編碼輸出隊(duì)列，用以存儲(chǔ)編碼后的數(shù)據(jù)；
與解碼模塊連接的解碼輸入隊(duì)列，用以存放解碼所需的數(shù)據(jù)；
與高速緩存模塊、編碼模塊和解碼模塊連接的編解碼控制器，用于控制編碼模塊和解碼模塊的工作。
[0009]優(yōu)選地，所述編碼內(nèi)存模塊，具有上下兩區(qū)，其中一區(qū)通過(guò)DMA方式與所述mcBsp控制器處于相連狀態(tài)，另外一區(qū)則處于空閑狀態(tài)；所述解碼內(nèi)存模塊，具有上下兩區(qū)，其中一區(qū)通過(guò)DMA方式與所述mcBsp控制器處于相連狀態(tài)，另外一區(qū)處于空閑狀態(tài)。
[0010]本發(fā)明具有如下有益技術(shù)效果:
I，具有系統(tǒng)結(jié)構(gòu)簡(jiǎn)明，實(shí)用靈活方便的特點(diǎn)。
[0011]2，在不增加編碼模塊和解碼模塊數(shù)量的前提下滿(mǎn)足了多數(shù)據(jù)通道編解碼系統(tǒng)的要求，降低了制造成本，減小了產(chǎn)品的體積。
[0012]3，可以實(shí)現(xiàn)多個(gè)通道不同幀頻的語(yǔ)音數(shù)據(jù)，進(jìn)行不同的數(shù)據(jù)編碼方式。
【附圖說(shuō)明】
[0013]圖1是本發(fā)明的系統(tǒng)原理圖；
圖2是本發(fā)明提供的編解碼內(nèi)存狀態(tài)格式；
圖3是本發(fā)明的工作流程圖。
【具體實(shí)施方式】
[0014]本發(fā)明所列舉的實(shí)施例，只是用于幫助理解本發(fā)明，不應(yīng)理解為對(duì)本發(fā)明保護(hù)范圍的限定，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明思想的前提下，還可以對(duì)本發(fā)明進(jìn)行改進(jìn)和修飾，這些改進(jìn)和修飾也落入本發(fā)明權(quán)利要求保護(hù)的范圍內(nèi)。
[0015]下面我們以三數(shù)據(jù)通道為實(shí)施例對(duì)本發(fā)明進(jìn)行介紹。如圖1所示，本發(fā)明包括: 第一 AD模塊100、第二 AD模塊110和第三AD模塊120，用以實(shí)現(xiàn)模擬語(yǔ)音信號(hào)轉(zhuǎn)換成數(shù)字語(yǔ)音信號(hào)和把數(shù)字語(yǔ)音信號(hào)轉(zhuǎn)換成模擬語(yǔ)音信號(hào)；
第一 mcBSP控制器101、第二 mcBSP控制器111和第三mcBSP控制器121，分別與第一AD模塊100、第二 AD模塊110和第三AD模塊120連接，用于開(kāi)啟AD模塊與編碼內(nèi)存模塊和解碼內(nèi)存模塊的數(shù)據(jù)通道；
第一編碼內(nèi)存模塊102、第二編碼內(nèi)存模塊112和第三編碼內(nèi)存模塊122，用以接收并存儲(chǔ)從各AD模塊傳輸?shù)恼Z(yǔ)音數(shù)字?jǐn)?shù)據(jù)，各編碼內(nèi)存模塊具有上下兩區(qū)，其中一區(qū)通過(guò)DMA方式與所述mcBsp控制器處于相連狀態(tài)，另外一區(qū)則處于空閑狀態(tài)；
第一解碼內(nèi)存模塊103、第二解碼內(nèi)存模塊113和第三解碼內(nèi)存模塊123，用以發(fā)送所述AD模塊所需的語(yǔ)音數(shù)字?jǐn)?shù)據(jù)，各解碼內(nèi)存模塊具有上下兩區(qū)，其中一區(qū)通過(guò)DMA方式與所述mcBsp控制器處于相連狀態(tài)，另外一區(qū)處于空閑狀態(tài)；
第一 DMA控制器104、第二 DMA控制器105、第三DMA控制器114、第四DMA控制器115、第五DMA控制器124和第六DMA控制器125，分別與mcBSP控制器，以及編碼內(nèi)存模塊和解碼內(nèi)存模塊連接，用于通過(guò)DMA方式實(shí)現(xiàn)AD模塊與解碼內(nèi)存模塊和編碼內(nèi)存模塊之間的數(shù)據(jù)搬運(yùn)；
高速緩存接口 130，與各編碼內(nèi)存模塊和解碼內(nèi)存模塊連接，把編碼內(nèi)存模塊數(shù)據(jù)傳輸?shù)礁咚倬彺婺K，并把高速緩存模塊的數(shù)據(jù)傳輸?shù)浇獯a內(nèi)存模塊；
與高速緩存接口連接的高速緩存模塊160，用以給編碼模塊和解碼模塊提供緩存；
與高速緩存模塊連接的編碼模塊150，用以實(shí)現(xiàn)把標(biāo)準(zhǔn)語(yǔ)音數(shù)據(jù)壓縮成低速率語(yǔ)音數(shù)據(jù)；
與高速緩存模塊連接的解碼模塊151，用以實(shí)現(xiàn)把低速率語(yǔ)音數(shù)據(jù)解壓縮成標(biāo)準(zhǔn)語(yǔ)音數(shù)據(jù)；
與編碼模塊150連接的編碼輸出隊(duì)列140，用以存儲(chǔ)編碼后的數(shù)據(jù)；
與解碼模塊151連接的解碼輸入隊(duì)列141，用以存放解碼所需的數(shù)據(jù)；
與高速緩存模塊160、編碼模塊150和解碼模塊151連接的編解碼控制器170，用于控制編碼模塊和解碼模塊的工作。
[0016]下面我們?cè)俳Y(jié)合本發(fā)明的工作流程進(jìn)行更為詳細(xì)的介紹，圖2所示為本發(fā)明編解碼內(nèi)存狀態(tài)寄存器，編解碼內(nèi)存狀態(tài)格式，一共占用3個(gè)字節(jié)，具體地址代表屬性如下:
DD2:Bit23通道3解碼空閑區(qū)
DP2:Bit22-Bit20 通道3解碼優(yōu)先級(jí) CD2:Bitl9通道3編碼空閑區(qū)
CP2:Bitl8-Bitl6 通道3編碼優(yōu)先級(jí) DDl:Bitl5通道2解碼空閑區(qū)
DPI:Bitl4-Bitl2通道2解碼優(yōu)先級(jí) CDl通道2編碼空閑區(qū)
CPl:BitlO-Bit8 通道2編碼優(yōu)先級(jí) DDO:Bit7通道I解碼空閑區(qū)
DPO:Bit6-Bit4通道I解碼優(yōu)先級(jí)
CDO:Bitl3通道I編碼空閑區(qū)