本發(fā)明的主題是基座，所述基座用于在半導體晶片的前側(cè)上沉積層的期間保持具有定向缺口的半導體晶片?；哂蟹胖帽砻婧退龇胖帽砻娴呐_階形外定界，所述放置表面用于將半導體晶片放置在半導體晶片的后側(cè)的邊緣區(qū)域中。本發(fā)明的主題還是一種用于在具有定向缺口的半導體晶片上沉積層的方法和由單晶硅制成的半導體晶片，該基座在所述方法中被使用。

背景技術(shù)：

提及類型的基座在各種實施例中是已知的。在de19847101c1中描述了一個實施例，其中放置表面是形成基座的環(huán)的部件。在根據(jù)ep1460679a1的實施例中，基座額外地具有底部并因此是盤的形式。放置表面由在盤邊緣上的凸出部分形成。在de102006055038a1中示出了一個實施例，其中半導體晶片位于環(huán)的凹陷部分中，并且環(huán)位于基盤上。

當在半導體晶片的前側(cè)上沉積層時，特別做出努力以生成具有均勻?qū)雍穸鹊膶忧乙允乖搶拥目捎帽砻姹M可能近地向半導體晶片的邊緣延伸。當試圖實現(xiàn)該規(guī)范時，面臨的問題是平坦度問題發(fā)生在半導體晶片的定向缺口的區(qū)域中，造成問題的原因是半導體晶片的后側(cè)上的較厚的層厚度和材料沉積。為了解決這個問題，在us2012/0270407a1和jp2013-51290中提出了基座的放置表面在一個點處向內(nèi)擴大，并且半導體晶片被平躺在基座上使得定向缺口在該點處靠在放置表面上。

us2013/0264690a1涉及具有外延層的半導體晶片、特別是在半導體晶片的邊緣區(qū)域中的平坦度的改進。由esfqrmean表示且考慮到1mm的邊緣排除區(qū)域的前側(cè)的邊緣區(qū)域中的局部幾何形狀不大于100nm。

技術(shù)實現(xiàn)要素：

盡管引用的現(xiàn)有技術(shù)，用于改進涂覆的半導體晶片在定向缺口的區(qū)域中的局部平坦度的需求仍然存在。

本發(fā)明的目的是提出一種解決方案，該解決方案大大地減少了在定向缺口的區(qū)域中的過量的層厚度和沉積在半導體晶片背側(cè)上定向缺口的區(qū)域中的過量的材料。

該目的通過以下的基座被實現(xiàn)：所述基座用于在半導體晶片的前側(cè)上的層的沉積期間保持具有定向缺口的半導體晶片；所述基座包括：

放置表面，用于放置半導體晶片的后側(cè)的邊緣區(qū)域；

放置表面的臺階形外定界；和

放置表面的外定界的凹口，以便將半導體晶片的后側(cè)的邊緣區(qū)域的所述定向缺口位于其中的局部區(qū)域放置在所述放置表面的由其外定界的凹口限定的局部區(qū)域上。

放置表面的外定界的凹口向內(nèi)定向，且優(yōu)選地具有與放置在基座上的半導體晶片的定向缺口的形狀互補的形狀。放置表面的外定界的凹口的存在具有確保在半導體晶片的外邊緣和放置表面的外定界之間的均勻距離的效果。該距離在定向缺口的區(qū)域中和在定向缺口外的區(qū)域中基本相同。這對沉積氣體的流行為有影響。流圖像在定向缺口的區(qū)域中和在定向缺口外的區(qū)域中基本相同。材料沉積在半導體晶片的邊緣區(qū)域中因此基本上是均勻的。

放置表面和放置表面的臺階形外定界形成具有幾乎均勻直徑的接近圓形的容窩，所述容窩用于容納具有定向缺口的半導體晶片。由于放置表面的外定界的凹口，放置表面的外定界的直徑在該位置處比在其余位置處更小。

放置表面的徑向?qū)挾仁窃诜胖帽砻娴耐舛ń绾头胖帽砻娴膬?nèi)邊緣之間的距離。放置表面的徑向?qū)挾缺确胖帽砻娴耐舛ń缭诎伎诜秶獾闹睆叫〉枚?。?yōu)選地不大于該直徑的10％。另一方面，放置表面足夠?qū)捯员阆乱r在放置表面上放置的半導體晶片、完全地下襯半導體晶片的定向缺口所在的區(qū)域，即，在放置表面的外定界的凹口的區(qū)域中，放置表面具有徑向?qū)挾?，由此放置表面至少延伸向?nèi)直到在放置表面的該區(qū)域上鋪放的半導體晶片的定向缺口。沉積氣體通過定向缺口到達半導體晶片的后側(cè)因此變得更加困難。

放置表面的徑向?qū)挾葍?yōu)選是均勻的、即在放置表面的外定界的凹口的區(qū)域中與在該區(qū)域外基本上相同。在這種情況下，放置表面的向內(nèi)定向的凹口在放置表面的由其外定界的凹口限定的區(qū)域中被設置。盡管如此，還可設置成放置表面在其外定界的凹口的區(qū)域中比該區(qū)域外具有更小的徑向?qū)挾取?/p>

放置表面水平或稍微向內(nèi)傾斜地布置。傾斜的角度優(yōu)選不大于3°。傾斜的輪廓可是直線或彎曲的。

基座可形成為環(huán)，基座包括放置表面和放置表面的外定界。此外，基座可以形成為盤，額外地包括位于盤形盤底部，所述盤形盤底部接近放置表面的內(nèi)邊緣并低于放置表面。此外，基座能夠以兩個部分的方式被形成，一個部分被形成為環(huán)，所述環(huán)包括放置表面和放置表面的外定界，另一部分被形成為承載所述環(huán)的單獨的基底盤。盤底部或基底盤可以是不透氣的。然而，盤底部或基底盤也可以打孔形成，以確保氣體穿過孔輸送。盤底部或基底盤優(yōu)選具有微細孔、而不是用于該氣體輸送的孔。例如，微孔可以被生成在于纖維和/或顆粒被緊壓到盤底部或基底盤的形狀中。

基座優(yōu)選包含碳化硅或使用碳化硅涂覆的諸如石墨的材料。

本發(fā)明的主題也是一種用于在具有定向缺口的半導體晶片上沉積層的方法，其特征在于

將半導體晶片放置在根據(jù)本發(fā)明的基座上，其中，半導體晶片的后側(cè)的邊緣區(qū)域的定向缺口位于其中的區(qū)域被放置在基座的放置表面的由其外定界的凹口限定的區(qū)域上；

供應處理氣體至半導體晶片的前側(cè)并令層沉積在半導體晶片的前側(cè)上。

所述方法導致在定向缺口區(qū)域中具有沉積的層的半導體晶片的改進的平坦度和在具有沉積的層的半導體晶片的邊緣區(qū)域中更均勻的平坦度。

在將半導體晶片放置在基座上之后，半導體晶片的邊緣也在定向缺口的區(qū)域中基本上具有距放置表面的外定界相同的距離。如果不存在放置表面的外定界的凹口，那么該距離在定向缺口的區(qū)域中比該區(qū)域外將更大。在定向缺口的區(qū)域中比該區(qū)域外將因更大的距離沉積更多的材料，這是因為由于更大的距離，更大量的沉積氣體達到半導體晶片的前側(cè)的邊緣區(qū)域。在半導體晶片的后側(cè)的邊緣區(qū)域中的沉積類似地表現(xiàn)。半導體晶片邊緣距放置表面的外定界的更大的距離導致半導體晶片的后側(cè)在定向缺口區(qū)域中的更強的涂層。如果放置表面向內(nèi)成斜坡地傾斜和/或基座包含對沉積氣體是可滲透的多孔材料、和/或盤底部或基底盤上設有規(guī)則布置的使沉積的氣體更容易到達半導體晶片的后側(cè)的孔，那么這種效果是特別顯著的。

該方法優(yōu)選用于在單晶半導體晶片上沉積外延層，特別優(yōu)選在由單晶硅制成的半導體晶片上沉積由硅制成的外延層。由單晶硅制成的半導體晶片優(yōu)選具有不小于200mm的直徑，特別優(yōu)選不小于300mm的直徑。外延層的厚度優(yōu)選不小于1.5μm的且不大于5μm。

本發(fā)明的主題也是該方法的產(chǎn)品，也就是由單晶硅制成的半導體晶片，所述半導體晶片具有直徑、前側(cè)、后側(cè)、邊緣區(qū)域、在所述邊緣區(qū)域中的定向缺口、以及在前側(cè)上由硅制成的外延層，其中所述外延層的厚度不小于1.5μm且不大于5μm，其特征在于半導體晶片的在定向缺口的區(qū)域中的由esfqr表示的局部平坦度不小于5nm且不大于20nm。

esfqr是描述在半導體晶片的前側(cè)的邊緣區(qū)域中的72個區(qū)段(扇段)的局部平坦度參數(shù)。區(qū)段的角寬度為5°且徑向長度為30mm。根據(jù)本發(fā)明，其中，所述定向缺口位于的區(qū)段具有不小于5nm和不大于20nm的局部平坦度esfqr，其中1毫米的邊緣排除區(qū)域(ee)和圍繞定向缺口的矩形排除區(qū)域窗(缺口排除區(qū)域窗)在esfqr的確定中仍然未被考慮。矩形排除區(qū)域窗居中地位于定向缺口上方，且具有4mm的寬度以及2.5mm的高度。所述高度從半導體晶片的圓周沿著定向缺口的中間延伸。

半導體晶片的后側(cè)上的沉積材料的厚度在包圍定向缺口的矩形評估區(qū)上優(yōu)選不大于15nm。評估區(qū)居中地位于定向缺口上方且具有8mm的寬度和3.5mm的高度。所述高度沿著定向缺口的中心延伸并具有距半導體晶片的圓周的0.5mm距離。這樣一種圓的圓周是半導體晶片的圓周，其中所述圓以半導體晶片的圓心為圓心并且以半導體晶片的直徑為直徑。定向缺口的中心從定向缺口的頂點徑向延伸直至半導體晶片的圓周。定向缺口的頂點位于定向缺口的具有距半導體晶片的中心的最小距離的位置處。

附圖說明

本發(fā)明將在下文基于附圖和示例進行更詳細的描述。

圖1示出了反應器的大體結(jié)構(gòu)，反應器在用于在半導體晶片上沉積層的方法中使用。

圖2在俯視圖中示出了根據(jù)本發(fā)明的設計的基座。

圖3示出了根據(jù)圖2的基座的放置表面的區(qū)域的放大圖，放置表面的區(qū)域被放置表面的外定界的凹口限定。

圖4示出了根據(jù)圖2的基座和額外地被放置在基座上的具有定向缺口的半導體晶片。

圖5示出了基座的放置表面的區(qū)域和額外地在該區(qū)域中的放置表面的凹口的放大圖，放置表面的區(qū)域被放置表面的外定界的凹口限定。

圖6示出了在根據(jù)本發(fā)明的生產(chǎn)的半導體晶片的后側(cè)上定向缺口的區(qū)域中的材料沉積，和沿著具有至定向缺口的頂點微小距離的線的材料沉積的高度輪廓。

圖7示出并非根據(jù)本發(fā)明生產(chǎn)的半導體晶片的對應于圖6的示意圖。

具體實施方式

根據(jù)圖1的反應器包括具有上冠部1、下冠部2和側(cè)壁3的室。上和下冠部1、2對于熱幅射是可穿透的，熱輻射從布置在室上和下的輻射加熱器發(fā)出。層由氣相在半導體晶片4的前側(cè)上沉積，原因在于沉積氣體被引導越過加熱的半導體晶片的前側(cè)且此時與暴露的前側(cè)的表面反應，同時形成層。半導體晶片的將要沉積層的側(cè)向表面被稱為前側(cè)。在這種情況下，所述側(cè)向表面通常是半導體晶片的拋光的側(cè)向表面。因為層的沉積，所以半導體晶片接收由層的自由表面形成的新前側(cè)。沉積氣體通過在室的側(cè)壁中的氣體入口被供應，并且在反應后剩余的廢氣通過在室的側(cè)壁中的氣體出口被排出。具有其它的氣體入口和其它的氣體出口室的實施例是公知的。例如這些實施例被使用以將沖洗氣體引入和排出室的存在于半導體晶片下方的體積。

在層的沉積期間，半導體晶片由基座5保持并與基座一起圍繞基座的中心旋轉(zhuǎn)。

圖2在俯視圖中示出了根據(jù)本發(fā)明的基座?；?包括放置表面6和放置表面的臺階形外定界7，放置表面用于放置半導體晶片的后側(cè)的邊緣區(qū)域。放置表面從臺階形外定界7延伸直至放置表面的內(nèi)邊緣9?；?具有盤的形狀，盤具有底部8。底部8被布置為在比放置表面6低。臺階形外定界7具有向內(nèi)定向的凹口10。凹口10大致是v形的，且因此與半導體晶片的定向缺口的形狀互補成形。在凹口10的區(qū)域外的放置表面的外定界7的直徑d大于將被放置的半導體晶片的直徑。

在根據(jù)圖3的放大圖中可看出，示出的實施例的放置表面在凹口10的區(qū)域中比在該區(qū)域外寬度更小。

圖4示出了根據(jù)圖2的基座5，具有定向缺口12的半導體晶片11放置在基座上。半導體晶片11以其后側(cè)的邊緣區(qū)域位于放置表面6上，以使得半導體晶片的后側(cè)的邊緣區(qū)域的定向缺口12位于其中的區(qū)域被放置在放置表面6的由外定界的凹口10限定的區(qū)域上。

圖5示出的基座的放置表面的外定界的凹口10的區(qū)域的放大圖，基座的實施例是特別優(yōu)選的。放置表面6在凹口10的區(qū)域中的寬度與該區(qū)域外的寬度相同。由于這個結(jié)果，放置表面6的向內(nèi)定向的凹口13也在該區(qū)域中提供。

示例和比較例：

由單晶硅制成的具有300mm直徑的半導體晶片在根據(jù)圖1的反應器中用由硅制成的2.5μm厚的外延層涂覆。隨后，具有定向缺口的區(qū)段的局部平坦度esfqr通過生產(chǎn)商kla-tencorcorporation的wafersight類型的測量裝置確定，并且在定向缺口區(qū)域中的后側(cè)的形貌通過共聚焦顯微鏡研究。

在外延層的沉積期間，根據(jù)示例的半導體晶片以其后側(cè)的邊緣區(qū)域被鋪放在根據(jù)本發(fā)明的基座上，所述基座在放置表面的外定界的凹口區(qū)域內(nèi)具有圖5中示出的結(jié)構(gòu)。外定界的凹口和半導體晶片的定向缺口如圖4中示出相對于彼此被布置。

相反，根據(jù)比較例的半導體晶片在外延層的沉積期間被鋪放在具有在us2012/0270407a1中所描述的結(jié)構(gòu)的基座上。定向缺口被us2012/0270407a1中示出的放置表面的突出部分下襯。

在根據(jù)示例的半導體晶片中，對于1mm的邊緣排除區(qū)域，具有定向缺口的區(qū)段中的esfqr不大于20nm，最好不大于10nm。

與此相反，在根據(jù)比較例的半導體晶片中，在具有定向缺口區(qū)段中的esfqr不小于40nm。

圖6和圖7示出了根據(jù)根據(jù)示例(圖6)和比較例(圖7)的具有外延涂層的半導體晶片的定向缺口的區(qū)域中在后側(cè)上的材料沉積的形貌和高度輪廓。

在共聚焦顯微鏡中的光學評價示出了在根據(jù)示例的半導體晶片的情況下，在定向缺口的區(qū)域幾乎沒有陰影(圖6)，而與此相反，在根據(jù)該比較例的半導體晶片的情況下，表明在該區(qū)域中的材料沉積的陰影是清晰可辨的(圖7)。

在這兩種情況下，材料沉積的相關(guān)的高度輪廓沿線14被確定，所述線距相應的半導體晶片的定向缺口的頂點15有1mm的距離。線被選擇，這是因為在共聚焦顯微鏡中的評估引起預期材料沉積將具有評估區(qū)域內(nèi)的最大厚度。

材料沉積的最大厚度在根據(jù)示例的半導體晶片的情況下不大于10nm(圖6)，但在根據(jù)該比較例的半導體晶片的情況下大于700nm(圖7)。