薄膜沉積設(shè)備的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體設(shè)備制造領(lǐng)域，具體地，涉及一種薄膜沉積設(shè)備。
【背景技術(shù)】
[0002] 氧化銦錫（Indium tin oxide,以下簡稱為IT0)薄膜具有極高的透明度，其在可 見光內(nèi)的透過率可達90%以上，同時其還具有良好的導(dǎo)電性能，此外，其還具有擴展表面電 流，降低漏電流的作用，因此，IT0薄膜廣泛應(yīng)用于發(fā)光二極管（Light emitting diode,以 下簡稱為LED)器件中，用以提高LED的發(fā)光效率和整體電學(xué)性能。
[0003] 在實際使用中，一般使用物理氣相沉積（PhysicalVaporDeposition,以下簡稱 為PVD)設(shè)備在基片表面沉積IT0薄膜。圖1為現(xiàn)有的用于在基片表面沉積IT0薄膜的PVD 設(shè)備的反應(yīng)腔室的結(jié)構(gòu)示意圖。請參看圖1，PVD設(shè)備的反應(yīng)腔室包括設(shè)有承載裝置1、IT0 靶材2、磁控管3和激勵電源4 ;其中，承載裝置1設(shè)置于反應(yīng)腔室內(nèi)的底部，其用于承載基 片5 ;IT0靶材2設(shè)置于反應(yīng)腔室的頂部；激勵電源4設(shè)置在反應(yīng)腔室外部，且與IT0靶材2 連接，在工藝過程中，激勵電源4向IT0靶材2加載射頻功率，將通入反應(yīng)腔室的氬氣、氧氣 等工藝氣體激發(fā)為等離子體，同時，激勵電源4向IT0靶材2加載負偏壓，吸引等離子體中 的正離子轟擊IT0靶材2的表面，使IT0靶材2表面的IT0分子從IT0靶材2上脫離并沉 積至基片5的表面；磁控管3設(shè)置于IT0靶材2的上方，其用于在工藝過程中在靠近IT0靶 材2的區(qū)域產(chǎn)生磁場，使等離子體中的電子在該磁場中與氬氣、氧氣分子發(fā)生更多碰撞，這 樣就產(chǎn)生更多的正離子和電子，從而增加正離子的密度及其轟擊IT0靶材2的密度，進而增 大基片5上的IT0薄膜的沉積速率。
[0004] 在上述PVD設(shè)備在基片5的表面上沉積IT0薄膜的過程中，其一般通過改變激勵 電源4加載至IT0靶材2上的射頻功率和負偏壓的大小、通入反應(yīng)腔室的氬氣和氧氣的流 量之比以及反應(yīng)腔室內(nèi)的工藝溫度等因素來控制基片5上的IT0薄膜的沉積速率。
[0005] 在實際應(yīng)用中，IT0薄膜的電阻對LED器件的發(fā)光效率和整體電學(xué)性能具有重要 影響，其一般用方塊電阻（Sheet resistance，以下簡稱為Rs)來表征。而IT0薄膜的Rs電 阻和透過率受到激勵電源4加載至IT0靶材2上的射頻功率和負偏壓的大小、通入反應(yīng)腔 室的氬氣和氧氣的流量之比以及反應(yīng)腔室內(nèi)的工藝溫度等因素的影響。從而，在上述PVD 設(shè)備控制基片5上的IT0薄膜的沉積速率時，IT0薄膜的Rs電阻和透過率會產(chǎn)生較大的變 化，使IT0薄膜的性能很不穩(wěn)定，即：厚度相同的IT0薄膜具有不同的薄膜性能，進而使應(yīng)用 該薄膜的LED器件的發(fā)光效率和整體電學(xué)性能不穩(wěn)定。

【發(fā)明內(nèi)容】

[0006] 本發(fā)明旨在至少解決現(xiàn)有技術(shù)中存在的技術(shù)問題之一，提出了一種薄膜沉積設(shè) 備，其可以在保持沉積在基片上的薄膜的性能基本不變的前提下，控制薄膜的沉積速率。
[0007] 為實現(xiàn)本發(fā)明的目的而提供一種薄膜沉積設(shè)備，包括反應(yīng)腔室、激勵電源和可變 電容；所述反應(yīng)腔室包括承載裝置和靶材；所述靶材設(shè)置于所述反應(yīng)腔室的頂部，且與所 述激勵電源電連接；所述承載裝置設(shè)于所述反應(yīng)腔室內(nèi)，且位于與所述靶材相對應(yīng)的位置 處，用于承載基片；所述可變電容的一端與所述承載裝置連接，另一端接地。
[0008] 其中，所述薄膜沉積設(shè)備還包括電阻，所述電阻連接于所述可變電容與所述承載 裝置之間。
[0009] 其中，所述薄膜沉積設(shè)備還包括電阻，所述電阻連接于所述可變電容與地之間。
[0010] 其中，所述電阻為可變電阻。
[0011] 其中，所述可變電容的電容值范圍為50~500pF。
[0012] 其中，所述承載裝置包括加熱器和外殼，其中，所述加熱器不接地；所述外殼在所 述加熱器的外側(cè)將其包裹，且不與所述加熱器接觸；所述基片置于所述外殼的上表面上； 所述可變電容與所述承載裝置連接的一端連接于所述外殼上。
[0013] 其中，所述靶材為IT0靶材。
[0014] 其中，所述激勵電源用于向所述靶材加載射頻功率和直流偏壓功率；或者所述激 勵電源用于向所述靶材加載直流偏壓功率。
[0015] 其中，在進行薄膜沉積工藝的過程中，采用手動或自動的方式調(diào)節(jié)所述可變電容 的電容值，以控制沉積速率。
[0016] 本發(fā)明具有以下有益效果：
[0017] 本發(fā)明提供的薄膜沉積設(shè)備，其通過控制可變電容的電容值可以使基片在工藝過 程中具有的電荷相應(yīng)增大或減小，并影響反應(yīng)腔室內(nèi)等離子體的密度及離子轟擊靶材的密 度，從而控制沉積至基片上的薄膜的沉積速率；并且，在其控制的不同薄膜沉積速率下，沉 積至基片上的薄膜的性能保持基本不變；從而本實施例提供的薄膜沉積設(shè)備可以通過控制 薄膜沉積速率而提高生產(chǎn)效率，并使基片上的薄膜具有穩(wěn)定的性能。
【附圖說明】
[0018] 圖1為現(xiàn)有的用于在基片表面沉積IT0薄膜的PVD設(shè)備的反應(yīng)腔室的結(jié)構(gòu)示意 圖；
[0019] 圖2為本發(fā)明第一實施例提供的薄膜沉積設(shè)備的結(jié)構(gòu)示意圖；
[0020] 圖3為在工藝條件1下，可變電容的電容值分別為95pF、145pF、185pF、230pF、 255pF、295pF、335pF時，對應(yīng)的薄膜沉積速率的示意圖；
[0021] 圖4為在圖3所示各薄膜沉積速率下，沉積至基片上的IT0薄膜的Rs電阻的示意 圖；
[0022] 圖5為在圖3所示各薄膜沉積速率下，沉積至基片上的IT0薄膜的透過率的示意 圖；以及
[0023] 圖6為本發(fā)明第二實施例提供的薄膜沉積設(shè)備的結(jié)構(gòu)示意圖。
【具體實施方式】
[0024] 為使本領(lǐng)域的技術(shù)人員更好地理解本發(fā)明的技術(shù)方案，下面結(jié)合附圖來對本發(fā)明 提供的薄膜沉積設(shè)備進行詳細描述。
[0025] 圖2為本發(fā)明第一實施例提供的薄膜沉積設(shè)備的結(jié)構(gòu)示意圖。請參看圖2,薄膜沉 積設(shè)備包括反應(yīng)腔室、激勵電源10和可變電容20。其中，反應(yīng)腔室包括承載裝置30和靶 材40 ;在本實施例中，靶材40為ITO靶材，其設(shè)置于反應(yīng)