一種低溫一次性燒結(jié)晶界層陶瓷基板的制備方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種陶瓷基板的制備方法，具體是一種低溫一次性燒結(jié)晶界層陶瓷基 板的制備方法。
【背景技術(shù)】
[0002] 隨著無(wú)線技術(shù)的迅猛發(fā)展，工作頻率的不斷升高，對(duì)元器件的小型化要求越來(lái)越 1?。由于微波芯片電容器具有體積小，低損耗，1?Q值，介質(zhì)強(qiáng)度1?，耐1?溫和性能穩(wěn)定可罪 等優(yōu)點(diǎn)，該產(chǎn)品非常適合對(duì)頻率、便攜性要求高的無(wú)線應(yīng)用領(lǐng)域。
[0003] 微波芯片電容包含單層陶瓷芯片電容器和多層陶瓷芯片電容器，相比較而言，單 層陶瓷芯片電容器在高頻時(shí)損耗較低，單層陶瓷芯片電容器性能優(yōu)于多層芯片電容器，適 合更高頻率使用，是通訊系統(tǒng)的一個(gè)重要的器件，適用于各種射頻模塊電路設(shè)計(jì)，包括手機(jī) 通信、雷達(dá)、遙測(cè)遙控遙感、航空航天、GPS-北斗衛(wèi)星定位等。
[0004] 適用于陶瓷電容器生產(chǎn)的陶瓷材料主要有三大類，S卩I類陶瓷，II類陶瓷和III類 陶瓷。III類陶瓷又被稱為半導(dǎo)體陶瓷，主要有晶界層（BLC)和表面層（SLC)兩大系列，其 制作工藝有別于常規(guī)I類和II類陶瓷，是一類利用特殊的顯微結(jié)構(gòu)即晶粒及瓷體半導(dǎo)化， 晶界或表面絕緣化來(lái)獲取巨大的宏觀介電效應(yīng)的陶瓷材料。其中表面層陶瓷雖然具有電容 量體積比大等優(yōu)點(diǎn)，但同時(shí)也存在介質(zhì)損耗大、絕緣電阻低、耐電壓低和電容量隨溫度、時(shí) 間的變化較大的不足，因而限制了其本身的使用領(lǐng)域；而晶界層陶瓷則不同，它所表征的電 容量是由無(wú)數(shù)個(gè)電容串并聯(lián)顯現(xiàn)出來(lái)的，它不僅具有電容量大、體積小等優(yōu)點(diǎn)、而且還具有 損耗低、色散頻率高、溫度特性好、電容量隨時(shí)間穩(wěn)定好等獨(dú)特的性能特點(diǎn)，是一種高介的、 穩(wěn)定性又好的電容器。據(jù)調(diào)查，其國(guó)內(nèi)年需求需求量達(dá)5億只，并且市場(chǎng)不斷在擴(kuò)大。目前， 我國(guó)主要依賴進(jìn)口來(lái)解決對(duì)此類產(chǎn)品的需要。
[0005] 單層片式晶界層半導(dǎo)體陶瓷基片的制造具有相當(dāng)高的技術(shù)難度，特別是對(duì)于大尺 寸基片（面積達(dá)52X52mm，厚度0.1mm)的制造而言，既要求電氣性能良好，耐電壓高，絕緣 電阻高，又要求平整、不變形。目前，全球單層片式晶界層半導(dǎo)體陶瓷材料的市場(chǎng)規(guī)模約9 億美元，并以每年30%的速度增長(zhǎng)。國(guó)內(nèi)對(duì)于高性能的單層片式晶界層半導(dǎo)體陶瓷材料的 規(guī)?；a(chǎn)尚屬空白，這也是導(dǎo)致此類電容器長(zhǎng)期以來(lái)一直以來(lái)進(jìn)口的根本原因。

【發(fā)明內(nèi)容】

[0006] 本發(fā)明的目的在于提供一種薄的晶界層陶瓷基片的制備方法，采用流延方式成 型，在氮?dú)錃夥蛰^低溫度下一次性燒結(jié)晶界層陶瓷，以解決上述【背景技術(shù)】中提出的問題。
[0007] 為實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：
[0008] -種低溫一次性燒結(jié)晶界層陶瓷基板的制備方法，其具體制作步驟如下：
[0009] (1)配料球磨：將鈦酸鍶、半導(dǎo)化稀土氧化物、助燒劑分別研磨過(guò)1250-2500目的 網(wǎng)篩后，與去離子水按混合均勻后進(jìn)行滾動(dòng)球磨，球磨時(shí)間20-50h，得粗磨料；
[0010] (2)流延成型：在粗磨料中加入有機(jī)粘接劑、分散劑和消泡劑，再次球磨10-20h得 到流延料，采用流延方式得到流延干膜片，所述流延干膜片的厚度0.l-o.2_，再將流延干 膜片剪切成所需的尺寸后進(jìn)行疊片；
[0011] ⑶排膠：在空氣氣氛爐中，對(duì)疊好的流延干膜片進(jìn)行排膠，排膠最高溫度 500-800°C，升溫速率小于1°C/min，總的排膠時(shí)間20-80h;
[0012] (4)燒結(jié)：將排膠完的膜片移到還原氣氛燒結(jié)爐中燒結(jié)成薄陶瓷基板，燒結(jié)溫度 1000-1300°C，保溫時(shí)間l_5h，升溫速率小于2°C/min;
[0013] (5)表面處理工藝：對(duì)燒結(jié)得到的薄陶瓷基板進(jìn)行雙面精密拋光，得到所需厚度 的陶瓷基片，打磨后的基片表面平整度小于3μm。
[0014] 作為本發(fā)明進(jìn)一步的方案：步驟（1)中半導(dǎo)化稀土氧化物與鈦酸鍶的摩爾比 為0.0005-0. 006 : 1，所述半導(dǎo)化稀土氧化物為一種或多種稀土氧化物的混合物，所 述助燒劑為硅、鋅、鋁、鋰、鉍的氧化物中的一種或多種，且鈦酸鍶與助燒劑的質(zhì)量比為 100 : 1-10。
[0015] 作為本發(fā)明再進(jìn)一步的方案：所述步驟（2)中球磨好的流延料的平均粒徑小于 1μm〇
[0016] 作為本發(fā)明再進(jìn)一步的方案：所述步驟（2)中疊好的一疊流延干膜片的高度與尺 寸之比小于0. 5。
[0017] 作為本發(fā)明再進(jìn)一步的方案：所述步驟（3)中的還原氣氛為氮?dú)錃夥?，且氮?dú)夂?氫氣的流量比為96 : 4-85 : 15。
[0018] 與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是：一是，只需一次燒結(jié)，燒結(jié)溫度很低，能耗 ??；二是，采用先進(jìn)的流延成型、疊片工藝，可制備厚度小至〇. 1mm，尺寸大于30mmX30mm的 薄基板，可供制備單層片式瓷介電容器；三是，采用一次燒結(jié)方法，制備的陶瓷基片材料介 電常數(shù)大，介電損耗很小，且材料的一致性較好；四是，該晶界層陶瓷材料的成功研制、規(guī)模 化生產(chǎn)可以扭轉(zhuǎn)目前國(guó)內(nèi)靠進(jìn)口來(lái)滿足國(guó)內(nèi)市場(chǎng)對(duì)晶界層半導(dǎo)體陶瓷電容器需求的局面， 將為電子產(chǎn)品的更新?lián)Q代，提供一套完備的、先進(jìn)的制造工藝和技術(shù)保障，并改變我國(guó)在該 領(lǐng)域的薄弱之勢(shì)，為電子設(shè)備縮小體積、減輕質(zhì)量、提高運(yùn)算速度、提高可靠性打下堅(jiān)實(shí)的 基礎(chǔ)，并使整機(jī)和電器得到應(yīng)有的發(fā)展。
【附圖說(shuō)明】
[0019] 圖1為本發(fā)明的工藝流程圖。
[0020] 圖2為本發(fā)明實(shí)施例制備陶瓷基板材料的低倍數(shù)SEM圖。
[0021] 圖3為本發(fā)明實(shí)施例制備陶瓷基板材料的高倍數(shù)SEM圖。
【具體實(shí)施方式】
[0022] 下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完 整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例。基于 本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他 實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0023] 實(shí)施例1 :
[0024] -種低溫一次性燒結(jié)晶界層陶瓷基板的制備方法，其具體制作步驟如下：
[0025] (1)配料球磨：將鈦酸鍶、半導(dǎo)化稀土氧化物、助燒劑分別研磨過(guò)1250目的網(wǎng)篩 后，與去離子水按混合均勻后進(jìn)行滾動(dòng)球磨，球磨時(shí)間20h，得粗磨料，所述半導(dǎo)化稀土氧化 物與鈦酸鍶的摩爾比為0.0005 : 1，所述半導(dǎo)化稀土氧化物為一種或多種稀土氧化物的混 合物，所述助燒劑為硅、鋅、鋁、鋰、鉍的氧化物中的一種或多種，且鈦酸鍶與助燒劑的質(zhì)量 比為100 : 1 ;
[0026] (2)流延成型：在粗磨料中加入有機(jī)粘接劑、分散劑和消泡劑，再次球磨10h得到 流延料，采用流延方式得到流延干膜片，所述流延干膜片的厚度〇. 1_，再將流延干膜片剪 切成所需的尺寸后進(jìn)行疊片，疊好的一疊流延干膜片的高度與尺寸之比小于0. 5,所述球磨 好的流延料的平均粒徑小于1μm;
[0027] (3)排膠：在空氣氣氛爐中，對(duì)疊好的流延干膜片進(jìn)行排膠，排膠最高溫度500°C， 升溫速率小于1°C/min，總的排膠時(shí)間20h;
[0028] (4)燒結(jié)：將排膠完的膜片移到還原氣氛燒結(jié)爐中燒結(jié)成薄陶瓷基板，燒結(jié)溫度 KKKTC，保溫時(shí)間lh，升溫速率小于2°C/min，所述還原氣氛為氮?dú)錃夥?，且氮?dú)夂蜌錃獾?流量比為96 : 4;
[0029] (5)表面處理工藝：對(duì)燒結(jié)得到的薄陶瓷基板進(jìn)行雙面精密拋光，得到所需厚度 的陶瓷基片，打磨后的基片表面平整度小于3μm。
[0030] 測(cè)試電性能參數(shù)如表1所示，計(jì)算可知介電常數(shù)在25000左右，損耗小于2. 5%。
[0031] 表1利用