一種基于五層soi硅片的mems單片集成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于微電子機(jī)械系統(tǒng)微加工技術(shù)領(lǐng)域，特別涉及一種五層絕緣體上的硅(Silicon on insulator，SOI)微電子機(jī)械系統(tǒng)(Micro-electromechanical Systems,MEMS)的單片集成方法。
[0002]
【背景技術(shù)】
[0003]近幾年，MEMS技術(shù)得到了快速的發(fā)展，在很多領(lǐng)域都具有廣闊的應(yīng)用空間。將MEMS結(jié)構(gòu)與驅(qū)動(dòng)、檢測(cè)、信號(hào)處理電路集成在一塊芯片上能夠減小信號(hào)傳輸損耗，降低電路噪聲，抑制電路寄生電容的干擾，能夠?qū)崿F(xiàn)高信噪比，提高測(cè)量精度，也能有效減小功耗和體積。國(guó)外采用表面工藝已經(jīng)成功將電路與MEMS結(jié)構(gòu)集成到單芯片上，但表面工藝質(zhì)量塊厚度小，薄膜應(yīng)力大、犧牲層結(jié)構(gòu)釋放困難，很難滿足高性能慣性傳感器的要求。體硅MEMS工藝質(zhì)量塊大，結(jié)構(gòu)深寬比高，能夠?qū)崿F(xiàn)高性能的MEMS傳感器，但體硅MEMS工藝與CMOS工藝集成困難，國(guó)際上尚沒(méi)有成熟的體硅MEMS與電路的單芯片集成方案。
[0004]專利申請(qǐng)?zhí)枮?200410049792.8的專利“一種將CMOS電路與體硅MEMS單片集成的方法”，在采用Post-CMOS技術(shù)的同時(shí)又采用了體硅MEMS工藝，能制作出較大的質(zhì)量塊和高的結(jié)構(gòu)深寬比，而且可以采用單晶硅作為MEMS結(jié)構(gòu)材料，減少了結(jié)構(gòu)中的應(yīng)力問(wèn)題，增加了電容式傳感器的慣性質(zhì)量和檢測(cè)電容，從而提高了 MEMS傳感器的靈敏度，對(duì)MEMS集成的發(fā)展和產(chǎn)業(yè)化具有重要的意義。但是采用上述方法，MEMS結(jié)構(gòu)跟電路的隔離比較困難，且MEMS結(jié)構(gòu)區(qū)厚度均勻性很難控制。
[0005]專利申請(qǐng)?zhí)枮?01210110743.5的專利“一種SOI MEMS單片集成方法”，該方法同樣采用Post-CMOS技術(shù)和體硅MEMS工藝，能制作出較大的質(zhì)量塊和高的結(jié)構(gòu)深寬比，但是該方法MEMS結(jié)構(gòu)跟電路采用空氣隔離槽進(jìn)行電氣隔離，隔離槽的加工也比較困難。
[0006]以上兩種方法所制作的電路跟采用普通單晶硅片制作的電路相同，不能利用SOI材料在電路中的抗輻射、低功耗、耐高溫等優(yōu)點(diǎn)。
[0007]

【發(fā)明內(nèi)容】

[0008]針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明的目的是提供一種一種基于五層SOI硅片的MEMS單片集成方法滿足了高性能慣性MEMS傳感器的要求。
[0009]—種基于五層SOI硅片的MEMS單片集成方法，所述集成方法包括以下步驟:
SI，利用五層SOI硅片，在SOI硅片電路層上采用標(biāo)準(zhǔn)的SOI CMOS工藝完成集成電路的制作；
S2，在SOI硅片電路層上淀積鈍化層用于保護(hù)所述集成電路，去掉MEMS結(jié)構(gòu)區(qū)域的鈍化層；
S3，在SOI硅片襯底層表面光刻形成掩膜，刻蝕襯底層硅，直至暴露出SOI硅片中的第一絕緣層；
S4，刻蝕SOI硅片襯底層暴露出的第一絕緣層；
S5，在SOI硅片電路層的表面上光刻，刻蝕SOI硅片電路層的硅以及暴露出的第二絕緣層，暴露出結(jié)構(gòu)層，形成MEMS結(jié)構(gòu)區(qū)；
S6，在SOI硅片電路層表面以及暴露出的結(jié)構(gòu)層表面光刻，濺射鈦層和鋁層，光刻腐蝕得到MEMS結(jié)構(gòu)區(qū)與集成電路之間的金屬連線；
S7，在SOI硅片電路層表面以及暴露出的結(jié)構(gòu)層表面光刻，定義MEMS結(jié)構(gòu)圖形，采用DRIE各向異性刻蝕，刻蝕結(jié)構(gòu)層，得到MEMS結(jié)構(gòu)；
S8，裂片、封裝、測(cè)試。
[0010]優(yōu)選地，所述步驟SI中的五層SOI硅片包括電路層、結(jié)構(gòu)層、襯底層、位于電路層和結(jié)構(gòu)層之間的第二絕緣層以及位于結(jié)構(gòu)層和襯底層之間的第一絕緣層，且電路層中單晶硅層較薄，用于制作SOI CMOS集成電路。
[0011]優(yōu)選地，所述第二絕緣層和第一絕緣層中包含二氧化硅。
[0012]本發(fā)明的技術(shù)方案具有以下有益效果:
本發(fā)明提出的一種基于五層SOI硅片的MEMS單片集成方法，綜合了表面Post-CMOS和體硅MEMS加工的優(yōu)點(diǎn)，在采用Post-CMOS技術(shù)的同時(shí)又采用了體硅MEMS工藝，能制作出較大的質(zhì)量塊和高的結(jié)構(gòu)深寬比，而且可以采用單晶硅作為MEMS結(jié)構(gòu)材料，減少了結(jié)構(gòu)中的應(yīng)力問(wèn)題，增加了電容式傳感器的慣性質(zhì)量和檢測(cè)電容，從而提高了 MEMS傳感器的靈敏度；利用絕緣層作為刻蝕自停止層，能克服現(xiàn)有技術(shù)MEMS結(jié)構(gòu)區(qū)厚度均勻性難控制的缺點(diǎn)，使得MEMS結(jié)構(gòu)區(qū)厚度均與性好；利用兩層之間的絕緣層，方便電路區(qū)跟MEMS結(jié)構(gòu)區(qū)的電氣隔離；利用單獨(dú)的一層制作電路，該層的結(jié)構(gòu)參數(shù)能夠滿足SOI CMOS集成電路的制作要求，從而能夠利用SOI材料在電路中的抗輻射、低功耗、耐高溫等優(yōu)點(diǎn)?？傊?，利用該技術(shù)可以克服當(dāng)前MEMS單片集成技術(shù)中電路跟MEMS結(jié)構(gòu)電氣隔離的困難，可以利用SOI材料在電路中抗輻射、耐高溫等優(yōu)點(diǎn)，且能夠采用體硅工藝，得到厚的單晶硅結(jié)構(gòu)層，滿足高性能慣性MEMS傳感器的要求。
[0013]
【附圖說(shuō)明】
[0014]下面通過(guò)附圖和實(shí)施例，對(duì)本發(fā)明的技術(shù)方案做進(jìn)一步的詳細(xì)描述。
[0015]圖1為本發(fā)明一種基于五層SOI的MEMS單片集成方法中所采用的五層SOI材料的縱向結(jié)構(gòu)示意圖；
圖2a_2f為本發(fā)明的加工流程不意圖。
[0016]附圖標(biāo)記說(shuō)明:1_電路層2-第二絕緣層3-結(jié)構(gòu)層4-第一絕緣層5-襯底層6-集成電路7-鈍化層8-金屬連線9-MEMS結(jié)構(gòu)。
【具體實(shí)施方式】
[0017]為了清楚了解本發(fā)明的技術(shù)方案，將在下面的描述中提出其詳細(xì)的結(jié)構(gòu)。顯然，本發(fā)明實(shí)施例的具體施行并不足限于本領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的優(yōu)選實(shí)施例詳細(xì)描述如下，除詳細(xì)描述的這些實(shí)施例外，還可以具有其他實(shí)施方式。
[0018]下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明做進(jìn)一步詳細(xì)說(shuō)明。
[0019]本實(shí)施例所采用的材料為五層SOI硅片，電路層I厚度200nm，N型娃，電阻率5-8 Ω /cm ;電路層I跟結(jié)構(gòu)層3之間的絕緣層2厚度500nm ;結(jié)構(gòu)層厚度60 μ m，電阻率
0.01-0.1 Ω /Cm, <110>晶向；結(jié)構(gòu)層3