本發(fā)明涉及集成電路技術(shù)領(lǐng)域，尤其涉及一種對電流輸出信號進行電流頻率轉(zhuǎn)換信號處理的電容充放電控制模塊以及電流頻率轉(zhuǎn)換電路。

背景技術(shù)：

電流信號輸出是傳感器常用的信號輸出方式，對電流輸出信號的處理常用的方法有電流電壓轉(zhuǎn)換和電流頻率轉(zhuǎn)換。

電流電壓轉(zhuǎn)換方式通過引入電阻實現(xiàn)電流到電壓的轉(zhuǎn)換，轉(zhuǎn)換后輸出信號為電壓信號。由于輸出電壓信號仍為模擬信號，需要再經(jīng)過模數(shù)轉(zhuǎn)換器變成數(shù)字信號，提供給MCU(Micro Control Unit)處理。這種處理方式電路結(jié)構(gòu)復(fù)雜，需要的中間過程多，引入噪聲大。當(dāng)需要高精度的信號處理時，還需要增加額外的電路進行降噪處理，需要更高的成本。

電流頻率轉(zhuǎn)換方式通過引入積分電容，通過電流對積分電容的周期性充放電實現(xiàn)電流到頻率的轉(zhuǎn)換，轉(zhuǎn)換后的頻率信號為幅值與電源電壓相同的方波信號，可由MCU的計數(shù)器或定時器直接處理，電路結(jié)構(gòu)簡單，參見美國專利公開號為US4109168的專利申請。但其對積分電容進行放電的時間會產(chǎn)生誤差，因此會引入一個非線性誤差；當(dāng)輸出頻率越高時，這個非線性誤差越大，影響信號處理的精度。

因此，如何實現(xiàn)電流頻率轉(zhuǎn)換且避免電容放電引入的非線性誤差，提高信號處理的精度成為亟待解決的問題。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于，針對現(xiàn)有技術(shù)中電流頻率轉(zhuǎn)換方式存在的積分電容放電會引入非線性誤差，影響信號處理的精度的技術(shù)問題，提供一種處理過程簡化、電路結(jié)構(gòu)簡單的電容充放電控制模塊以及電流頻率轉(zhuǎn)換電路，實現(xiàn)電流頻率轉(zhuǎn)換且電容放電不會引入非線性誤差，同時提高信號處理的精度。

為實現(xiàn)上述目的，本發(fā)明提供了一種電容充放電控制模塊，適用于積分電路，包括：一接入控制單元以及一放電控制單元；所述接入控制單元，用于根據(jù)一第一控制信號控制一第一切換電容與所述積分電路中的積分電容并聯(lián)后接入電流頻率轉(zhuǎn)換電路或根據(jù)一第二控制信號控制一第二切換電容與所述積分電容并聯(lián)后接入電流頻率轉(zhuǎn)換電路；所述放電控制單元，用于根據(jù)所述第二控制信號控制所述第一切換電容放電或根據(jù)所述第一控制信號控制所述第二切換電容進行放電；其中，所述第一控制信號與所述第二控制信號為非此即彼選擇控制信號。

為實現(xiàn)上述目的，本發(fā)明還提供了一種電流頻率轉(zhuǎn)換電路，包括：一積分電路、至少一第一切換電容和一第二切換電容、一比較器、一邏輯控制模塊以及一本發(fā)明所述的電容充放電控制模塊，所述積分電路包括一積分電容與一運算放大器；所述運算放大器的第一輸入端為所述電流頻率轉(zhuǎn)換電路的輸入端，用以接收一待轉(zhuǎn)換電流信號，其第二輸入端接地或接一參考電壓源，其輸出端電學(xué)連接至所述比較器的第一輸入端；所述積分電容并接在所述運算放大器的第一輸入端與輸出端之間；所述比較器的第一輸入端與所述運算放大器的輸出端電學(xué)連接，其第二輸入端與一基準(zhǔn)電壓源電學(xué)連接，其輸出端電學(xué)連接至所述邏輯控制模塊的輸入端，所述比較器用于根據(jù)其第一輸入端輸入電壓與第二輸入端輸入電壓的比較結(jié)果控制其輸出端的電平翻轉(zhuǎn)；所述邏輯控制模塊的第一輸出端電學(xué)連接至所述電容充放電控制模塊的所述接入控制單元以及放電控制單元，用于根據(jù)所述比較器的輸出電平輸出一第一控制信號，使所述接入控制單元控制所述第一切換電容與所述積分電容并聯(lián)并與所述運算放大器組合成積分器對所述待轉(zhuǎn)換電流信號進行積分，同時使所述放電控制單元控制所述第二切換電容進行放電；所述邏輯控制模塊的第二輸出端電學(xué)連接至所述電容充放電控制模塊的所述接入控制單元以及放電控制單元，用于根據(jù)所述比較器的輸出電平輸出一第二控制信號，使所述接入控制單元控制所述第二切換電容與所述積分電容并聯(lián)并與所述運算放大器組合成積分器對所述待轉(zhuǎn)換電流信號進行積分，同時使所述放電控制單元控制所述第一切換電容進行放電，其中，所述第一控制信號與所述第二控制信號為非此即彼選擇控制信號；所述邏輯控制模塊的第三輸出端為所述電流頻率轉(zhuǎn)換電路的輸出端，用于輸出轉(zhuǎn)換后的頻率信號。

本發(fā)明的優(yōu)點在于：通過電流頻率轉(zhuǎn)換電路將電流信號直接轉(zhuǎn)換為數(shù)字處理器可處理的方波頻率信號，電路結(jié)構(gòu)簡單，精度高，成本低；由于該發(fā)明采用兩個或兩個以上的切換電容，充電和放電過程交替進行，因此切換電容可以實現(xiàn)無時間間隙切換，一個切換電容參與積分時，另一個切換電容進行放電，不存在電容放電時間不足引入的非線性誤差，同時也降低了對放大器響應(yīng)速率的要求。并且，由于所述邏輯控制模塊根據(jù)比較器的輸出電平自動選擇一輸出端輸出控制信號，因此其內(nèi)部無需設(shè)置定時器控制邏輯，電路實現(xiàn)比較簡單。

附圖說明

圖1，本發(fā)明所述的電流頻率轉(zhuǎn)換電路的原理示意圖；

圖2，本發(fā)明所述的電容充放電控制模塊的原理示意圖；

圖3，本發(fā)明所述的電流頻率轉(zhuǎn)換電路第一實施例的電路圖；

圖4為圖3所示電路一實施例的工作時序圖；

圖5為圖3所示電路另一實施例的工作時序圖；

圖6，本發(fā)明所述的電流頻率轉(zhuǎn)換電路第二實施例的電路圖；

圖7，本發(fā)明所述的電流頻率轉(zhuǎn)換電路第三實施例的電路圖；

圖8，本發(fā)明所述的電流頻率轉(zhuǎn)換電路第四實施例的電路圖。

具體實施方式

以下結(jié)合附圖對本發(fā)明提供的電容充放電控制模塊以及電流頻率轉(zhuǎn)換電路做詳細說明。

參考圖1，本發(fā)明所述的電流頻率轉(zhuǎn)換電路的原理示意圖，所述電流頻率轉(zhuǎn)換電路包括：一電容充放電控制模塊12，一積分電路，至少一第一切換電容C1和一第二切換電容C2，一比較器A2以及一邏輯控制模塊14；其中，所述積分電路包括一運算放大器A1以及一積分電容C0。

參考圖2，本發(fā)明所述的電容充放電控制模塊的原理示意圖；所述電容充放電控制模塊12適用于電流頻率轉(zhuǎn)換電路的積分電路，包括：一接入控制單元22以及一放電控制單元24。圖2僅示意出接入控制單元22以及放電控制單元24與積分電容C0、第一切換電容C1、第二切換電容C2的電性連接方式，并不用于具體限定接入控制單元22以及放電控制單元24與各電容的相對位置。

所述接入控制單元22，用于根據(jù)一第一控制信號控制第一切換電容C1與所述積分電路中的積分電容C0并聯(lián)，或根據(jù)一第二控制信號控制第二切換電容C2與積分電容C0并聯(lián)。其中，第一控制信號與第二控制信號為非此即彼選擇控制信號，也即同一時刻僅有一控制信號為有效控制信號，另一控制信號為無效控制信號。

所述放電控制單元24，用于根據(jù)所述第二控制信號控制第一切換電容C1進行放電，或根據(jù)所述第一控制信號控制所述第二切換電容C2進行放電。

也即，當(dāng)所述第一切換電容C1與所述積分電容C0并聯(lián)后，所述第二切換電容C2進行放電；當(dāng)所述第二切換電容C2與所述積分電容C0并聯(lián)后，所述第一切換電容C1進行放電。

作為可選的實施方式，所述接入控制單元22進一步包括一第一開關(guān)子單元221以及一第二開關(guān)子單元222，第一開關(guān)子單元221以及第二開關(guān)子單元222根據(jù)外部控制信號導(dǎo)通或斷開，外部控制信號為第一控制信號或第二控制信號。具體而言，所述第一開關(guān)子單元221電氣上與所述第一切換電容C1串聯(lián)，用于根據(jù)第一控制信號控制所述第一切換電容C1與所述積分電容C0并聯(lián)。所述第二開關(guān)子單元222電氣上與所述第二切換電容C2串聯(lián)，用于根據(jù)第二控制信號控制所述第二切換電容C2與所述積分電容C0并聯(lián)。作為優(yōu)選的實施方式，第一控制信號為第一時鐘控制信號，第二控制信號為第二時鐘控制信號，所述第一時鐘控制信號與所述第二時鐘控制信號為兩相不交疊時鐘控制信號，也即同一時刻第一開關(guān)子單元221與第二開關(guān)子單元222僅有其中之一處于導(dǎo)通狀態(tài)時，另一個處于斷開狀態(tài)。

作為可選的實施方式，所述放電控制單元24進一步包括一第三開關(guān)子單元241以及一第 四開關(guān)子單元242，第三開關(guān)子單元241以及第四開關(guān)子單元242也為根據(jù)外部控制信號導(dǎo)通或斷開，外部控制信號為第一控制信號或第二控制信號。具體而言，所述第三開關(guān)子單元241電氣上與所述第一切換電容C1并聯(lián)，用于根據(jù)所述第二控制信號控制所述第一切換電容C1進行放電。所述第四開關(guān)子單元242電氣上與所述第二切換電容C2并聯(lián)，用于根據(jù)所述第一控制信號控制所述第二切換電容C2進行放電。作為優(yōu)選的實施方式，第一控制信號為第一時鐘控制信號，第二控制信號為第二時鐘控制信號，所述第一時鐘控制信號與所述第二時鐘控制信號為兩相不交疊時鐘控制信號，也即同一時刻第三開關(guān)子單元241以及第四開關(guān)子單元242僅有其中之一處于導(dǎo)通狀態(tài)時，另一個處于斷開狀態(tài)；且第一開關(guān)子單元221與第四開關(guān)子單元242均受第一時鐘控制信號控制，同時導(dǎo)通、同時斷開，第二開關(guān)子單元222與第三開關(guān)子單元241均受第二時鐘控制信號控制，同時導(dǎo)通、同時斷開。

繼續(xù)參考圖1，所述運算放大器A1的第一輸入端為所述電流頻率轉(zhuǎn)換電路的輸入端，用以接收一待轉(zhuǎn)換電流信號I，其第二輸入端接地，其輸出端U1電學(xué)連接至所述比較器A2的第一輸入端。在其它實施方式中，運算放大器A1的第二輸入端可以接到其可接受電壓范圍內(nèi)的任意一參考電壓源，該參考電壓源的參考電壓可以為某一固定電壓或地線電壓。

所述積分電容C0并接在所述運算放大器A1的第一輸入端與輸出端U1之間。電容充放電控制模塊12控制第一切換電容C1和一第二切換電容C2周期性交替與積分電容C0并聯(lián)，從而使A1、C0與C1或C2組合成積分器，周期性地對所述待轉(zhuǎn)換電流信號I進行積分；積分所得電壓V1輸出至所述比較器A2的第一輸入端。

所述比較器A2的第一輸入端與所述運算放大器A1的輸出端U1電學(xué)連接，其第二輸入端與一基準(zhǔn)電壓源VREF電學(xué)連接，其輸出端U2電學(xué)連接至所述邏輯控制模塊14的輸入端，所述比較器A2用于根據(jù)其第一輸入端輸入電壓與第二輸入端輸入電壓的比較結(jié)果控制其輸出端U2的電平VO翻轉(zhuǎn)。例如，當(dāng)?shù)谝惠斎攵溯斎腚妷捍笥诘诙斎攵溯斎腚妷?，即U_V1>U_VREF時，輸出端U2的電平VO由高電平翻轉(zhuǎn)為低電平，當(dāng)?shù)谝惠斎攵溯斎腚妷盒∮诘诙斎攵溯斎腚妷?，即U_V1<U_VREF時，輸出端的電平VO由低電平翻轉(zhuǎn)為高電平；從而控制所述邏輯控制模塊14輸出的控制信號相應(yīng)改變。

任一切換電容C1或C2接入積分器后，均與積分電容C0重新分配電荷，使得比較器A2第一輸入端的電壓值變?yōu)殡姾芍匦路峙浜蟮碾妷褐?。電荷分配公式為：V1＝VREF·C0/(C0+C1)或V1＝VREF·C0/(C0+C2)。當(dāng)C1和C2容值相同時，任一切換電容C1或C2接入積分器后與積分電容C0重新分配電荷所得到的電壓值都相等；其中，當(dāng)C1＝C2＝C0時，重新分配電荷后所得電壓值等于基準(zhǔn)電壓VREF的二分之一；當(dāng)C1＝C2>C0時，重新分配電荷后所得電壓值小于基準(zhǔn)電壓VREF的二分之一；當(dāng)C1＝C2<C0時，重新分配電荷后所得電壓值大于基 準(zhǔn)電壓VREF的二分之一。當(dāng)C1和C2容值不相同時，不同切換電容C1或C2接入積分器后與積分電容C0重新分配電荷所得到的電壓值不相等，但仍可根據(jù)上述電荷分配公式以及相應(yīng)電容值預(yù)先確定。

所述邏輯控制模塊14的第一輸出端分別電學(xué)連接至所述電容充放電控制模塊12的所述接入控制單元22以及放電控制單元24，用于根據(jù)所述比較器A2的輸出電平VO輸出一第一控制信號，使所述接入控制單元22控制所述第一切換電容C1與所述積分電容C0并聯(lián)，第一切換電容C1、積分電容C0與運算放大器A1組合成積分器對所述待轉(zhuǎn)換電流信號I進行積分；同時第一控制信號使所述放電控制單元24控制所述第二切換電容C2進行放電。

所述邏輯控制模塊14的第二輸出端分別電學(xué)連接至所述電容充放電控制模塊12的所述接入控制單元22以及放電控制單元24，用于根據(jù)所述比較器A2的輸出電平VO輸出一第二控制信號，使所述接入控制單元22控制所述第二切換電容C2與所述積分電容C0并聯(lián)，第二切換電容C2、積分電容C0與運算放大器A1組合成積分器對所述待轉(zhuǎn)換電流信號I進行積分；同時第二控制信號使所述放電控制單元24控制所述第一切換電容C1進行放電。

其中，所述第一控制信號與所述第二控制信號為非此即彼選擇控制信號，也即同一時刻僅有一控制信號為有效控制信號，另一控制信號為無效控制信號。作為可選的實施方式，所述第一控制信號為第一時鐘控制信號，所述第二控制信號為第二時鐘控制信號，所述第一時鐘控制信號與所述第二時鐘控制信號為兩相不交疊時鐘控制信號。

所述邏輯控制模塊14的第三輸出端為所述電流頻率轉(zhuǎn)換電路的輸出端，用于輸出經(jīng)過轉(zhuǎn)換后的頻率信號。

具體而言，當(dāng)所述邏輯控制模塊14發(fā)出第一控制信號時，第一切換電容C1與放電控制單元24斷開后通過接入控制單元22與積分電容C0并聯(lián)并與所述運算放大器A1形成積分器，第二切換電容C2與積分器斷開并接入放電控制單元24進行放電；此時C1、C0與A1組成的積分器輸出電壓V1低于基準(zhǔn)電壓VREF，比較器A2的輸出電平VO為高電平，積分器對輸入的待轉(zhuǎn)換電流信號I進行積分；當(dāng)積分所得電壓V1達到基準(zhǔn)電壓VREF時，VO翻轉(zhuǎn)為低電平，此時所述邏輯控制模塊14發(fā)出第二控制信號；當(dāng)所述邏輯控制模塊14發(fā)出第二控制信號時，第二切換電容C2與放電控制單元24斷開后通過接入控制單元22與積分電容C0并聯(lián)并與所述運算放大器A1形成積分器，第一切換電容C1與積分器斷開并接入放電控制單元24進行放電；當(dāng)C2和C0進行電荷重新分配后，C2、C0與A1組成的積分器輸出電壓V1下降到低于基準(zhǔn)電壓VREF，比較器A2的輸出VO翻轉(zhuǎn)為高電平，積分器對輸入的待轉(zhuǎn)換電流信號I進行積分；當(dāng)積分所得電壓V1達到基準(zhǔn)電壓VREF時，VO翻轉(zhuǎn)為低電平，此時所述邏輯控制模塊14發(fā)出第一控制信號；在輸入的待轉(zhuǎn)換電流信號I持續(xù)期間內(nèi)，上述過程周 期性重復(fù)，從而將輸入的待轉(zhuǎn)換電流信號I轉(zhuǎn)化為頻率信號輸出。

作為優(yōu)選的實施方式，第一切換電容C1和第二切換電容C2的電容值相同。當(dāng)C1和C2容值相同時，任一切換電容C1或C2接入積分器后與積分電容C0重新分配電荷所得到的電壓值都相等；則積分器對所述待轉(zhuǎn)換電流信號I從該相同電壓值到基準(zhǔn)電壓VREF的積分時間也相等，從而所述邏輯控制模塊14的第三輸出端輸出的轉(zhuǎn)換后的頻率信號周期相同。當(dāng)C1和C2容值不相同時，不同切換電容C1或C2接入積分器后與積分電容C0重新分配電荷所得到的電壓值不相等；則積分器對所述待轉(zhuǎn)換電流信號I從不同電壓值到基準(zhǔn)電壓VREF的積分時間不相等。在積分時間不相等的情況下可以在頻率輸出之前增加分頻電路，以使得最后的輸出信號為周期相等的頻率信號；如果該分頻電路為二分頻電路，其輸出信號的周期為C1和C2分別接入積分器的兩個相鄰積分周期之和。經(jīng)過二分頻電路分頻之后，輸出的轉(zhuǎn)換后的頻率信號周期相同。

本發(fā)明通過電流頻率轉(zhuǎn)換電路將電流信號直接轉(zhuǎn)換為數(shù)字處理器可處理的頻率信號，電路結(jié)構(gòu)簡單，精度高，成本低；切換電容無縫切換，不存在電容放電引入的非線性誤差。并且由于所述邏輯控制模塊根據(jù)比較器的輸出電平自動選擇一輸出端輸出控制信號，因此其內(nèi)部無需設(shè)置定時器控制邏輯，控制功能比較簡單；且根據(jù)控制信號切換電容可以實現(xiàn)無縫切換，一切換電容工作時，另一切換電容放電，無需延時控制，因此所述邏輯控制模塊內(nèi)部無需設(shè)置延時器控制邏輯，進一步簡化其控制功能，同時也降低了對放大器的響應(yīng)速率要求。

下面結(jié)合附圖給出本發(fā)明提供的電流頻率轉(zhuǎn)換電路的幾個實施例，以對本發(fā)明做進一步解釋說明。

結(jié)合圖3-5，其中，圖3為本發(fā)明所述的電流頻率轉(zhuǎn)換電路第一實施例的電路圖，圖4為圖3所示電路一實施例的工作時序圖，圖5為圖3所示電路另一實施例的工作時序圖。

參見圖3，其中，每一開關(guān)所對應(yīng)標(biāo)示的Φ1和表示其所接收的控制信號；Φ1和是兩相不交疊時鐘控制信號，由邏輯控制模塊14產(chǎn)生；電壓VREF是由其它電路提供的基準(zhǔn)電壓源。

在電路啟動時，假設(shè)邏輯控制模塊14輸出的Φ1信號(第一時鐘控制信號)有效、信號(第二時鐘控制信號)無效。所有接收Φ1信號的開關(guān)(第一開關(guān)子單元221與第四開關(guān)子單元242)閉合，所有接收信號的開關(guān)(第二開關(guān)子單元222與第三開關(guān)子單元241)斷開，運算放大器A1與電容C0、C1組合成積分器，在輸入電流I的作用下，運算放大器A1的輸出V1從0到電壓VREF積分；比較器A2輸出VO為高電平，電容C2兩端短路，其存儲電荷為0。當(dāng)V1達到電壓VREF時，VO翻轉(zhuǎn)為低電平，第二個積分周期開始；此時，邏 輯控制模塊14輸出的信號有效、Φ1信號無效，所有接收Φ1信號的開關(guān)(第一開關(guān)子單元221與第四開關(guān)子單元242)斷開，所有接收信號的開關(guān)(第二開關(guān)子單元222與第三開關(guān)子單元241)閉合；C2接入積分器，C2與C0平均分配C0上的電荷，使V1電壓從VREF下降，VO翻轉(zhuǎn)為高電平；電容C0，C2與運算放大器A1組合成積分器，對輸入電流I從電荷分配后的電壓值到VREF進行積分。同時電容C1上的積分電荷被放電，最終C1上的電荷被放電到0。當(dāng)V1達到電壓VREF時，VO翻轉(zhuǎn)為低電平，第三個積分周期開始；此時，邏輯控制模塊14輸出的Φ1信號有效、信號無效。在輸入的待轉(zhuǎn)換電流信號I持續(xù)期間內(nèi)，上述第二個積分周期和第三個積分周期交替重復(fù)，從而將輸入的待轉(zhuǎn)換電流信號I轉(zhuǎn)化為頻率信號輸出。如果啟動時積分電容的初始電荷為零，第一個積分周期所對應(yīng)的頻率要比穩(wěn)定后每個周期T所對應(yīng)的頻率低。

當(dāng)C0，C1，C2電容取值相同均為C時，在電路穩(wěn)定工作時，圖3所示的電流頻率轉(zhuǎn)換電路的工作時序為：

1、當(dāng)邏輯控制模塊14輸出的Φ1信號有效(例如為高電平)、信號無效(為低電平)時，所有接收Φ1信號的開關(guān)閉合、所有接收信號的開關(guān)斷開，運算放大器A1與電容C0，C1組合成積分器，在輸入電流I的作用下，運算放大器A1的輸出V1從VREF/2到電壓VREF積分，比較器A2輸出VO為高電平，C2電容兩端短路，其存儲電荷為0。

2、當(dāng)V1達到電壓VREF時，比較器A2輸出VO翻轉(zhuǎn)為低電平；邏輯控制模塊14輸出的信號有效(為高電平)、Φ1信號無效(為低電平)，所有接收Φ1信號的開關(guān)斷開，所有接收信號的開關(guān)閉合；C2接入積分器，C2與C0平均分配C0上的電荷，使V1電壓從VREF下降到VREF/2；由于V1電壓下降，VO翻轉(zhuǎn)為高電平；電容C0，C2與運算放大器A1組合成積分器，對輸入電流I從VREF/2到VREF進行積分。電容C1上的積分電荷被放電，最終C1上的電荷被放電到0。

3、當(dāng)V1再次達到電壓VREF時，VO翻轉(zhuǎn)為低電平；邏輯控制模塊14輸出的Φ1信號有效(為高電平)、信號無效(為低電平)，所有接收信號的開關(guān)斷開，所有接收Φ1信號的開關(guān)閉合；C1接入積分器，C1與C0平均分配C0上的電荷，使V1電壓從VREF下降到VREF/2；由于V1電壓下降，VO翻轉(zhuǎn)為高電平；電容C0，C1與運算放大器A1組合成積分器，對輸入電流I從VREF/2到VREF進行積分。電容C2上的積分電荷被放電，最終C2上的電荷被放電到0。

4、在輸入電流I持續(xù)期間內(nèi)，所述的電流頻率轉(zhuǎn)換電路重復(fù)2、3兩步的工作時序，在 V1端產(chǎn)生鋸齒波，在VO端產(chǎn)生方波，從而將輸入電流轉(zhuǎn)化為方波頻率輸出，工作時序如圖4所示。

波形的頻率與輸入電流I成正比，電流頻率轉(zhuǎn)換方程為：

$f=\frac{1}{T}=\frac{I}{C\&CenterDot;VREF}.$

當(dāng)C1與C2電容取值相同，并與C0不同時，在電路穩(wěn)定工作時，圖3所示的電流頻率轉(zhuǎn)換電路的工作時序仍為上述時序，工作時序仍可參考圖4，但穩(wěn)定后的積分開始電壓則為0到VREF之間除0和VREF以及VREF/2以外的其它值。

當(dāng)C0，C1，C2電容取值不相同時，在電路穩(wěn)定工作時，圖3所示的電流頻率轉(zhuǎn)換電路的工作時序仍為上述時序，但積分器的積分起始電壓值則不一定為VREF/2，并需加入分頻電路(圖3中未示出)才能保證輸出信號的周期性。本實施例以C1<C2為例，此時工作時序如圖5所示。圖中C1接入積分器時的積分起始電壓值為VC1、積分周期為T1，C2接入積分器時的積分起始電壓值為VC2、積分周期為T2，T為轉(zhuǎn)換后的頻率信號周期。

參見圖6-8，其中圖6為本發(fā)明所述的電流頻率轉(zhuǎn)換電路第二實施例的電路圖，圖7為本發(fā)明所述的電流頻率轉(zhuǎn)換電路第三實施例的電路圖，圖8為本發(fā)明所述的電流頻率轉(zhuǎn)換電路第四實施例的電路圖，其中，各附圖中相同標(biāo)號組件表示相同或相似組件。與圖3所示實施例不同之處在于所示電容充放電控制模塊內(nèi)部接入控制單元22以及放電控制單元24的開關(guān)子單元的開關(guān)配置及電路連接方式，圖6-8所示電路的工作原理和控制邏輯與圖3所示電路類似，在此不再贅述。

以上所述僅是本發(fā)明的優(yōu)選實施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應(yīng)視為本發(fā)明的保護范圍。