本發(fā)明涉及半導體領域，特別涉及一種器件速度參數的測試方法及系統。

背景技術：

隨著半導體工藝的發(fā)展，越來越多的可以實現不同功能的芯片被應用于諸如手機、筆記本電腦、平板電腦等電子設備中。然而，隨著半導體工藝中的產品尺寸越來越小，產品良率提升的主要方面就是改善最小輸入電壓vccmin。工作人員將芯片電路的頻率不斷的提高，以滿足現今人們對電子設備系統速度的要求，與之帶來的便是功耗過大的問題，這個問題在小線寬的產品中被突現出來。為了降低電子設備的功耗，在提高其應用價值又保證系統速度的前提下，唯一的解決辦法就是降低其工作電壓，從而使得芯片電路在低電壓下的性能成為了工作人員的重點研究方向。

傳統的芯片工藝性能相關測試是指在芯片生產過程中或者全部生產完成之后的wat(waferacceptancetest)測試，這是一種對擺放在芯片切割道中的特殊設計結構的電性測試。在現有技術中，獲取芯片器件速度參數的方法為：在wat測試中收集測試參數，通過測試參數中的飽和漏電流和閾值電壓間接獲得芯片器件速度。然而，這種芯片器件速度獲取方法所獲取的芯片器件速度準確性較低，并不利于工作人員對芯片電路在低電壓下的性能進行研究。

技術實現要素：

本發(fā)明的目的在于提供一種器件速度參數的測試方法及系統，使得芯片器件速度參數的準確度得以有效提高。

為解決上述技術問題，本發(fā)明的實施方式提供了一種器件速度參數的測試方法，包含以下步驟：將至少一預設的用于獲取信號頻率值的測試電路結構設置在芯片電路中；在測試電路結構的信號輸入端輸入預設的測試信號；獲取測試電路結構信號輸出端的信號頻率值；根據信號頻率值獲取芯片器件速度參數。

本發(fā)明的實施方式還提供了一種器件速度參數的測試系統，包含：用于獲取信號頻率值的測試電路結構、芯片電路、測試信號輸入模塊、信號頻率獲取模塊以及芯片器件速度獲取模塊；測試電路結構設置在芯片電路中；測試信號輸入模塊用于將預設的測試信號輸入至預設測試電路結構的信號輸入端；信號頻率獲取模塊用于獲取預設測試電路結構信號輸出端的信號頻率值；芯片器件速度獲取模塊用于根據信號頻率值獲取芯片器件速度參數。

本發(fā)明實施方式相對于現有技術而言，將至少一預設的用于獲取信號頻率值的測試電路結構設置在芯片電路中；在測試電路結構的信號輸入端輸入預設的測試信號；獲取測試電路結構信號輸出端的信號頻率值；根據信號頻率值獲取芯片器件速度參數。這樣，通過在芯片電路中設置用于獲取信號頻率值的測試電路結構的方式，從而根據所獲取的信號頻率值來獲取芯片器件速度參數，相比于現有技術中的芯片器件速度參數的獲取方法而言，能夠更加直接的獲取芯片器件速度參數，并能夠獲得準確度較高的芯片器件速度參數。

另外，預設的測試電路結構為環(huán)形振蕩器，從而對芯片集成化的影響較小，且成本較低。

另外，芯片電路中設有多個環(huán)形振蕩器，多個環(huán)形振蕩器分別設置在芯 片電路的空閑位置。這樣，各環(huán)形振蕩器的信號輸出端均有一個信號輸出，從而能夠根據各個信號輸出端的信號輸出獲取多個信號頻率值，工作人員便能夠根據所獲得的多個信號頻率值進行平均值或者概率算法的運算，獲得更加準確的信號頻率值，從而為更準確的獲取芯片器件速度參數提供了基礎。

另外，芯片電路中設有4個環(huán)形振蕩器，4個環(huán)形振蕩器分別設置在芯片電路的四個頂角中。這樣，從而能夠獲得四個信號頻率值，工作人員能夠根據所獲得的四個信號頻率值進行平均值或者概率算法的運算，獲得較為準確的信號頻率值，為獲取更準確的芯片器件速度參數提供了基礎，且盡量的減小了環(huán)形振蕩器在芯片電路所占空間。

另外，在根據信號頻率值獲取芯片器件速度參數的步驟之后，還包含以下步驟：獲取芯片電路在晶片允收測試wat中的測試參數；其中，測試參數至少包含用于檢測金屬氧化物半導體mos器件的特征參數；根據mos器件的特征參數獲取芯片電路的器件速度參考參數；檢測芯片器件速度參數與器件速度參考參數的差值是否處于預設的參數區(qū)間內；若不處于預設的參數區(qū)間內，則判定芯片電路存在異常，從而能夠根據芯片在wat測試中的測試參數以及芯片器件速度參數，對芯片電路的狀態(tài)進行檢測，能夠方便快捷的檢測出芯片電路的好壞。

附圖說明

圖1是根據本發(fā)明第一實施方式中的一種器件速度參數的測試方法的流程圖；

圖2是根據本發(fā)明第一實施方式中的環(huán)形振蕩器的結構示意圖；

圖3是根據本發(fā)明第二實施方式中的一種器件速度參數的測試方法的流程圖；

圖4是根據本發(fā)明第三實施方式中的一種器件速度參數的測試系統的結構示意圖。

具體實施方式

為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚，下面將結合附圖對本發(fā)明的各實施方式進行詳細的闡述。然而，本領域的普通技術人員可以理解，在本發(fā)明各實施方式中，為了使讀者更好地理解本申請而提出了許多技術細節(jié)。但是，即使沒有這些技術細節(jié)和基于以下各實施方式的種種變化和修改，也可以實現本申請各權利要求所要求保護的技術方案。

本發(fā)明的第一實施方式涉及一種器件速度參數的測試方法，具體流程如圖1所示。

步驟101，將至少一預設的用于獲取信號頻率值的測試電路結構設置在芯片電路中。

本實施方式中，為降低設計成本，減小由于測試電路結構對芯片集成化的影響，預設的用于獲取信號頻率值的測試電路結構為環(huán)形振蕩器(環(huán)形振蕩器是能夠用來產生重復電子訊號的電子元件，能夠將直流信號轉換為具有一定頻率的交流信號輸出，廣泛用于多中集成電路芯片的設計)。然而，在此并不以此為限，任何能夠達到與本實施方式中的測試電路結構相同作用的電路結構，均在本實施方式的保護范圍之內。

其中，環(huán)形振蕩器(如圖2所示)由n個反相器2和1個與非門1組成(n為偶數)，與非門1的第一信號輸入端b端為測試電路結構的信號輸入端，與非門1的信號輸出端d端連接第一反相器(圖中編號2的箭頭所指的反相器則為第一反相器)的信號輸入端，第一反相器的信號輸出端c端作為環(huán)形振蕩器的信號輸出端，剩余的n-1個反相器串行連接在與非門1的第二信號輸入端a端與第一反相器的信號輸入端之間。該環(huán)形振蕩器中的與非門 真值表如下表所示：

與非門真值表

具體的說，在對芯片或晶圓進行芯片電路設計時，將環(huán)形振蕩器設計至芯片電路中。其中，環(huán)形振蕩器設置在芯片電路的空閑位置。當然，在實際操作時，可以在芯片電路中設有多個環(huán)形振蕩器，從而為更準確的獲取芯片器件速度參數提供了基礎。即，工作人員能夠獲得多個環(huán)形振蕩器的信號輸出端的信號頻率值，根據概率或者算平均值的方法，獲取準確度更高的芯片器件速度參數。而在本實施方式中，芯片電路中設有4個環(huán)形振蕩器，4個環(huán)形振蕩器分別設置在芯片電路的四個頂角中，從而在盡量減小環(huán)形振蕩器在芯片電路所占空間的前提下，也能夠獲得準確度較高的芯片器件速度參數。

步驟102，在測試電路結構的信號輸入端輸入預設的測試信號。

具體的說，在環(huán)形振蕩器的信號輸入端(即與非門的第一信號輸入端b端)輸入預設的直流信號。其中，預設的測試信號由工作人員提前根據芯片電路本身規(guī)格進行選定。

步驟103，獲取測試電路結構信號輸出端的信號頻率值。

具體的說，在環(huán)形振蕩器信號輸出端可以連接有頻率測定儀，該頻率測定儀用以檢測并獲取環(huán)形振蕩器信號輸出端所輸出的交流信號的頻率。

步驟104，根據信號頻率值獲取芯片器件速度參數。

具體的說，步驟103中所獲取的信號頻率值直接反應了芯片電路本身的速度參數，而芯片電路本身的速度參數與芯片器件速度參數之間具有一定的比例關系，工作人員可以根據芯片電路的規(guī)格進行對應的換算，以獲取芯片器件速度參數。

不難看出，本實施方式中，通過在芯片電路中設置用于獲取信號頻率值的測試電路結構的方式，從而根據所獲取的信號頻率值來獲取芯片器件速度參數，由于頻率測試直接監(jiān)控了芯片本身的器件速度，因此更加準確，更符合電路設計本身。相比于現有技術中的芯片器件速度參數的獲取方法而言，能夠更加直接的獲取芯片器件速度參數，并能夠獲得準確度較高的芯片器件速度參數。即，本實施方式實現了利用可測試性設計dft(discretefouriertransform)的測試結構獲得準確度較高的芯片器件速度參數，該芯片器件速度參數能夠有效的反應出芯片電路在低電壓下工作狀況，獲得準確度較高的芯片器件速度參數能夠為工作人員通過各種電性和數據失效分析手段，找到有效的提升產品性能方法、降低vccmin以及提升產品良率提供了基礎。

本發(fā)明的第二實施方式涉及一種器件速度參數的測試方法，具體流程如圖3所示。第二實施方式在第一實施方式的基礎上加以改進，主要改進之處在于：在本發(fā)明第二實施方式中，在根據信號頻率值獲取芯片器件速度參數的步驟之后，還對芯片電路的狀態(tài)進行檢測，從而能夠方便快捷的檢測出芯片電路是否異常。

本實施方式中的步驟201至步驟204與第一實施方式中的步驟101至步驟104大致相同，為避免重復，在此不再贅述，以下對不同部分進行說明：

步驟205，獲取芯片電路在晶片允收測試wat中的測試參數；其中，測試參數至少包含用于檢測金屬氧化物半導體mos器件的特征參數。

具體的說，芯片在生產過程中或者完成生產后，工作人員會對芯片進行wat測試，該項測試為芯片出廠前必須完成的一項測試，該項測試所獲取的 測試參數作為工廠出貨的判斷依據。一般而言，wat測試中所獲取的測試參數分為兩大類，一類和器件相關的，包括mos開啟電壓飽和漏電流，關閉電流、閾值電壓等；另一類和工藝相關的，包括結膜層接觸電阻柵氧華層電性厚度隔離等。于本實施方式而言，獲取的芯片電路在晶片允收測試wat中的測試參數至少包含mos器件的飽和漏電流和閾值電壓。

步驟206，根據mos器件的特征參數獲取芯片電路的器件速度參考參數。

具體的說，在現有技術中是根據mos器件的特征參數(即，飽和漏電流和閾值電壓)通過計算獲取芯片器件速度參數。于本實施方式中，將根據mos器件的特征參數獲取的芯片電路的器件速度，作為器件速度參考參數，即，器件速度參考參數為通過另一種計算方式獲取的芯片器件速度參數數值。

步驟207，檢測芯片器件速度參數與器件速度參考參數的差值是否處于預設的參數區(qū)間內。若是，則結束；否則執(zhí)行步驟208。其中，預設的參數區(qū)間為工作人員根據實際測試經驗所獲取的用于檢測芯片是否處于正常狀態(tài)的參數區(qū)間。

步驟208，判定芯片電路存在異常。

由于，本實施方式中直接通過環(huán)形振蕩器對信號頻率值進行測試，該信號頻率值直接與芯片器件速度參數相關聯。因此，這實際上類似dft的測試結構，可以在晶圓級waferlevel的基本器件參數的測試chipprobing或者封裝芯片級packagedchiplevel的最終測試finaltest中加入此項測試方法，得到芯片器件速度參數。通過這個芯片器件速度參數與wat中的測試參數做對比分析，從而檢測出芯片電路是否異常，并能夠有效的幫助工作人員找到芯片電路的工藝異常點。

上面各種方法的步驟劃分，只是為了描述清楚，實現時可以合并為一個步驟或者對某些步驟進行拆分，分解為多個步驟，只要包含相同的邏輯關系， 都在本專利的保護范圍內；對算法中或者流程中添加無關緊要的修改或者引入無關緊要的設計，但不改變其算法和流程的核心設計都在該專利的保護范圍內。

本發(fā)明第三實施方式涉及一種器件速度參數的測試系統，如圖4所示，包含：用于獲取信號頻率值的測試電路結構、芯片電路、測試信號輸入模塊、信號頻率獲取模塊以及芯片器件速度獲取模塊。

測試電路結構設置在芯片電路中；測試信號輸入模塊用于將預設的測試信號輸入至預設測試電路結構的信號輸入端；信號頻率獲取模塊用于獲取預設測試電路結構信號輸出端的信號頻率值；芯片器件速度獲取模塊用于根據信號頻率值獲取芯片器件速度參數。

其中，預設的測試電路結構為環(huán)形振蕩器，測試信號輸入模塊可以是用于輸入直流信號的信號源，則在環(huán)形振蕩器的信號輸入端輸入直流信號，環(huán)形振蕩器信號輸出端的輸出交流信號。信號頻率獲取模塊可以是頻率測定儀，芯片器件速度獲取模塊可以包含主處理器的終端。

在實際操作時，器件速度參數的測試系統中可以包含有多個環(huán)形振蕩器，多個環(huán)形振蕩器均設置在芯片電路中，且多個環(huán)形振蕩器分別設置在芯片電路的空閑位置。于本實施方式中，器件速度參數的測試系統包含有4個環(huán)形振蕩器，4個環(huán)形振蕩器分別設置在芯片電路的四個頂角中，從而在盡量減小環(huán)形振蕩器在芯片電路所占空間的前提下，也能夠獲得準確度較高的的獲取芯片器件速度參數。

不難發(fā)現，本實施方式為與第一實施方式相對應的系統實施例，本實施方式可與第一實施方式互相配合實施。第一實施方式中提到的相關技術細節(jié)在本實施方式中依然有效，為了減少重復，這里不再贅述。相應地，本實施方式中提到的相關技術細節(jié)也可應用在第一實施方式中。

本領域的普通技術人員可以理解，上述各實施方式是實現本發(fā)明的具體 實施例，而在實際應用中，可以在形式上和細節(jié)上對其作各種改變，而不偏離本發(fā)明的精神和范圍。