本發(fā)明涉及半導體制造領域，更具體地說，本發(fā)明涉及一種ATE(自動測試設備)測量線路中的阻抗校準補償方法，用于在使用ATE進行測試時對測量線路上的電阻進行校準補償。

背景技術：

集成電路芯片在加工完成后需要進行測試，通常采用ATE來完成集成電路芯片的量產(chǎn)測試。ATE內(nèi)部資源通過測試負載板連接到被測芯片的管腳。在此過程中，ATE內(nèi)部資源板及測試負載板上每個通道的走線，外圍電路均具有一定的電阻特性,安裝在測試負載板上的測試夾具本身也具有一定的電阻；同時，ATE資源接口與測試負載板的接觸以及負載板上測試夾具與芯片的接觸也會有接觸電阻。這些電阻會影響輸入或輸出信號，進而可能造成測試失效。

具體地，目前ATE測試設備的DC(直流)子系統(tǒng)有兩種結構存在：一是施流測壓，二是施壓測流。但由于線路上電阻的存在，當有電流流過時，這部分電阻就會分壓，從而導致施流測壓時測量的電壓值或者施壓測流時實際施加的電壓不準確。線路中的電阻很小，當在施加小電流時，以此帶來的誤差壓降很小，并不會對測試結果有很大影響。但如果是施加的大電流，即使線路中電阻很小，但電流與電阻相乘，誤差壓降則很大，從而會影響測試結果，造成測試失效。

如果不針對測量通道上的電阻特性造成的影響進行校準補償，可能會造成測試結果的誤判。

技術實現(xiàn)要素：

本發(fā)明所要解決的技術問題是針對現(xiàn)有技術中存在上述缺陷，提供一種能夠對測量線路上的電阻進行測量，并在量產(chǎn)測試程序中進行校準補償?shù)姆椒?，從而提高測試良率，并節(jié)省測試成本。

為了實現(xiàn)上述技術目的，根據(jù)本發(fā)明，提供了一種ATE測量線路中的阻抗校準補償方法，包括：

第一步驟：按照待測芯片的尺寸大小，制造與待測芯片尺寸相同的銅塊；

第二步驟：將銅塊置于測試夾具內(nèi)，夾具的各測試探針與銅塊接觸；

第三步驟：針對各個ATE測試資源通道，采用施流測壓方式和/或施壓測流方式來測試并計算測量線路等效電阻；

第四步驟：在測量待測信號時，將ATE測試資源通道的相應的測量線路等效電阻作為誤差，從在最終測量值中去除所述誤差的相關數(shù)值以得到校準后的測量結果。

優(yōu)選地，在第四步驟，將針對各個ATE測試資源通道測試得到的測量線路等效電阻存儲為全局變量，并且在測量待測信號時，調(diào)用ATE測試資源通道的相應的測量線路等效電阻的對應全局變量作為誤差。

優(yōu)選地，制造的銅塊的表面平整。

優(yōu)選地，夾具的各測試探針與銅塊接觸的方式使得接觸電阻最小化。

優(yōu)選地，施流測壓方式指的是利用ATE測試資源通道對銅塊施加測試電流，并檢測測量線路上的電壓，而且通過計算測量線路上的電壓除以測試電流的值來計算測量線路等效電阻。

優(yōu)選地，施壓測流方式指的是利用ATE測試資源通道對銅塊施加測試電壓，并檢測測量線路上的電流，而且通過計算測試電壓除以測量線路上的電流的值來計算測量線路等效電阻。

優(yōu)選地，ATE測試資源通道的等效電阻包括：測試資源板信號通道中的電阻、ATE資源接口與測試負載板連接產(chǎn)生的接觸電阻、測試負載板上的走線及外圍產(chǎn)生的等效電阻、測試負載板與其上的測試夾具相連產(chǎn)生的接觸電阻、測試夾具的測試探針的電阻、以及測試夾具測試探針與芯片接觸產(chǎn)生的接觸阻抗。

本發(fā)明提出了一種能夠準確測量線路中的電阻，并在測試中對該部分電阻造成的影響進行校準補償?shù)姆椒ǎ纱讼薃TE測量線路中的電阻對測試結果的影響。從而，本發(fā)明能夠獲得更準確的測試結果，減少外部硬件帶來的測試誤差，最終提高測試良率，節(jié)約測試成本。

附圖說明

結合附圖，并通過參考下面的詳細描述，將會更容易地對本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點和特征，其中：

圖1示意性地示出了ATE測量線路等效電阻示意圖。

圖2示意性地示出了根據(jù)本發(fā)明優(yōu)選實施例的ATE測量線路中的阻抗校準補償方法的流程圖。

需要說明的是，附圖用于說明本發(fā)明，而非限制本發(fā)明。注意，表示結構的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標有相同或者類似的標號。

具體實施方式

為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結合具體實施例和附圖對本發(fā)明的內(nèi)容進行詳細描述。

圖1示意性地示出了ATE測量線路等效電阻示意圖。如圖1所示，在ATE測量線路中，測試信號從ATE內(nèi)部資源輸出，測試資源板本身信號通道存在電阻R1；ATE資源接口與測試負載板連接存在接觸電阻R2；測試負載板因其上走線及外圍存在等效電阻R3；測試負載板上與其上的測試夾具相連存在接觸電阻R4，測試夾具本身的測試探針(pogo pin)存在電阻R5；測試夾具測試探針(pogo pin)與芯片接觸存在接觸阻抗R6，所有這些電阻之和在此被處理為ATE測量線路上的等效電阻(測量線路等效電阻)。

圖2示意性地示出了根據(jù)本發(fā)明優(yōu)選實施例的ATE測量線路中的阻抗校準補償方法的流程圖。

具體地，如圖2所示，根據(jù)本發(fā)明優(yōu)選實施例的ATE測量線路中的阻抗校準補償方法包括：

第一步驟S1：按照待測芯片的尺寸大小，制造與待測芯片尺寸相同的銅塊；優(yōu)選地，制造的銅塊的表面平整。

第二步驟S2：將銅塊置于測試夾具內(nèi)，夾具的各測試探針與銅塊接觸；優(yōu)選地，夾具的各測試探針與銅塊接觸的方式(例如接觸良好)使得接觸電阻最小化(盡量小)；

第三步驟S3：針對各個ATE測試資源通道，采用施流測壓方式和/或施壓測流方式來測試并計算測量線路等效電阻；

其中，施流測壓方式指的是利用ATE測試資源通道對銅塊施加測試電流(使得測試線路流經(jīng)的電流大小等于該測試電流)，并檢測測量線路上的電壓，而且通過計算測量線路上的電壓除以測試電流的值來計算測量線路等效電阻。

施壓測流方式指的是利用ATE測試資源通道對銅塊施加測試電壓(使得測試線路上的電壓大小等于該測試電壓)，并檢測測量線路上的電流，而且通過計算測試電壓除以測量線路上的電流的值來計算測量線路等效電阻。

第四步驟S4：在測量待測信號時，將ATE測試資源通道的相應的測量線路等效電阻作為誤差，從在最終測量值中去除所述誤差的相關數(shù)值以得到校準后的測量結果。

例如，可以將針對各個ATE測試資源通道測試得到的測量線路等效電阻存儲為全局變量，并且在測量待測信號時，調(diào)用ATE測試資源通道的相應的測量線路等效電阻的對應全局變量作為誤差。

針對現(xiàn)有技術中存在的測試時測量線路的電阻可能會造成測試結果不準確從而導致測試失效的技術問題，本發(fā)明提出的一種能準確測量ATE測量線路等效電阻的方法，并且該方法能夠對待測信號進行校準補償，消除關鍵通道線路的電阻特性對測試結果的影響。

下面討論本發(fā)明的具體示例。

在某個特定測試項測試過程中，測試要求對待測芯片的數(shù)字輸出管腳施加80mA電流，并測試此時這些輸出管腳上的電壓值。如果測試結果落在0V-0.4V的區(qū)間內(nèi)，則記作通過測試，否則記作測試未通過。此時，因測量線路等效電阻的存在，給實際的測試結果帶進了(80mA*等效電阻)大小的誤差，從而造成了部分管腳該項測試失效。

因ATE各個測量通道的線路走線不同，接觸電阻也不一樣，所以需要對各個測量通道的線路等效電阻進行測試及標定。由此根據(jù)本發(fā)明設計一款與待測芯片相同尺寸大小且表面平整的銅塊，將它置于測試夾具內(nèi)。ATE施加一個例如1A大小電流，此電流流經(jīng)等效電阻到達銅塊(地)，則ATE可以讀回一個電壓值，由此算出此通路上的電阻值等于讀回的電壓值除以1A。依此方法，將所有需要使用到的通道等效電阻值測試出來。將所有等效電阻值存在數(shù)組中供后續(xù)引用。

此后，在該特定測試項測試中，利用測量出的各通道線路等效電阻值，在程序中去除掉等效電阻帶來的誤差電壓(即，80mA*等效電阻)，保證了測試結果的準確性。

綜上所述，本發(fā)明提出了一種能夠準確測量線路中的電阻，并在測試中對該部分電阻造成的影響進行校準補償?shù)姆椒ǎ纱讼薃TE測量線路中的電阻對測試結果的影響。從而，本發(fā)明能夠獲得更準確的測試結果，減少外部硬件帶來的測試誤差，最終提高測試良率，節(jié)約測試成本。

此外，需要說明的是，除非特別說明或者指出，否則說明書中的術語“第一”、“第二”、“第三”等描述僅僅用于區(qū)分說明書中的各個組件、元素、步驟等，而不是用于表示各個組件、元素、步驟之間的邏輯關系或者順序關系等。

可以理解的是，雖然本發(fā)明已以較佳實施例披露如上，然而上述實施例并非用以限定本發(fā)明。對于任何熟悉本領域的技術人員而言，在不脫離本發(fā)明技術方案范圍情況下，都可利用上述揭示的技術內(nèi)容對本發(fā)明技術方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術方案的內(nèi)容，依據(jù)本發(fā)明的技術實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術方案保護的范圍內(nèi)。