1.一種二次雷達接收系統(tǒng)設計及幅相處理裝置，包括接收機(1)和控制面板(2)，所述控制面板(2)上端固定安裝有觸摸屏(3)和功能按鈕(4)，其特征在于：所述接收機(1)包括主控計算機(5)，所述主控計算機(5)的外表面安裝有路由器(7)，所述路由器(7)通過控制線連接在雷達控制器(9)上，所述雷達控制器(9)上安裝有集成電路板(8)，所述集成電路板(8)上焊接有多級控制電路：初級為中頻放大器(10)，所述中頻放大器(10)的輸出端連接有包絡檢波器(15)，所述包絡檢波器(15)的輸出端連接有距離測量系統(tǒng)(12)，所述距離測量系統(tǒng)(12)的輸出端連接有數(shù)字波形產(chǎn)生器(11)；所述控制面板(2)內(nèi)安裝有數(shù)字信號處理器(13)和嵌入式處理器(16)，所述數(shù)字信號處理器(13)的通信數(shù)據(jù)端口通過主同步器(14)與嵌入式處理器(16)相連接，嵌入式處理器(16)連接有數(shù)據(jù)存儲器(17)、無線數(shù)據(jù)接收器(20)和串口通信模塊(22)。
2.根據(jù)權利要求1所述的一種二次雷達接收系統(tǒng)設計及幅相處理裝置，其特征在于：所述中頻放大器(10)的輸入端與混頻器(18)的輸出端相連接，混頻器(18)的輸入端與低噪聲放大器(21)相連接。
3.根據(jù)權利要求1所述的一種二次雷達接收系統(tǒng)設計及幅相處理裝置，其特征在于：所述包絡檢波器(15)包括環(huán)形器(19)和相位檢波器(23)，所述環(huán)形器(19)的控制端通過纜線連接到嵌入式處理器(16)，所述相位檢波器(23)通過A/D變換器(24)與伺服系統(tǒng)(26)相連接。
4.根據(jù)權利要求1所述的一種二次雷達接收系統(tǒng)設計及幅相處理裝置，其特征在于：所述距離測量系統(tǒng)(12)包括恒流放大器(25)，所述恒流放大器(25)的輸出端連接有零中頻接收機(27)，所述零中頻接收機(27)的輸出端連接有射頻前端控制器(28)。
5.根據(jù)權利要求1所述的一種二次雷達接收系統(tǒng)設計及幅相處理裝置，其特征在于：所述數(shù)字波形產(chǎn)生器(11)的輸入端與射頻前端控制器(28)的輸出端相連接，所述射頻前端控制器(28)采用以FPGA為控制核心的數(shù)字射頻控制器。
6.根據(jù)權利要求1所述的一種二次雷達接收系統(tǒng)設計及幅相處理裝置，其特征在于：所述嵌入式處理器(16)的輸出端連接有無線數(shù)據(jù)發(fā)送器(29)，所述無線數(shù)據(jù)發(fā)送器(29)與無線數(shù)據(jù)接收器(20)進行數(shù)據(jù)傳輸通信。
7.根據(jù)權利要求1所述的一種二次雷達接收系統(tǒng)設計及幅相處理裝置，其特征在于：所述串口通信模塊(22)包括網(wǎng)絡適配器(30)，網(wǎng)絡適配器(30)的輸出端連接有以太網(wǎng)控制器(31)，所述以太網(wǎng)控制器(31)的輸出端連接有副站計算機(6)。
8.根據(jù)權利要求1所述的一種二次雷達接收系統(tǒng)設計及幅相處理裝置，其特征在于：所述嵌入式處理器(16)采用STM32內(nèi)核的ARM11系列單片機，所述數(shù)字信號處理器(13)采用SM320VC系列的處理芯片，所述數(shù)據(jù)存儲器(17)采用DDR3存儲器。