国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      一種低信噪比信號的處理系統(tǒng)的制作方法

      文檔序號:11944571閱讀:440來源:國知局
      一種低信噪比信號的處理系統(tǒng)的制作方法與工藝

      本發(fā)明屬于傳感信號處理領域,涉及一種低信噪比信號的處理系統(tǒng),具體地說,本發(fā)明可用于雷達、語音、圖像、生物醫(yī)學、地震等應用領域,且能實時處理低信噪比信號并獲得高質量的處理結果。



      背景技術:

      目前,在傳感信號處理的應用實踐中,信號通常混有噪聲,這樣就會在恢復信號時掩蓋某些重要信息。涉及到雷達,聲音,通信,地震,生物醫(yī)學的信號處理領域,無論前端待測量是光學、聲學、電磁信號、影像信號,都會遇到這樣的情況。為此,人們開發(fā)了許多專門用于增強信號信噪比的算法來應對這種應用場景,例如卡爾曼濾波、自適應網(wǎng)格濾波、小波變換、時頻峰值濾波等方法,這些方法在性能上優(yōu)于傳統(tǒng)的濾波算法例如中值濾波、均值濾波、fir濾波等,但是往往計算步驟繁復、耗用計算資源多,這對于在實踐中采用嵌入式系統(tǒng)實現(xiàn)信號的實時處理提出了挑戰(zhàn)。

      我們注意到,一種常見的場景是待測信號的信噪比在現(xiàn)場應用中并不是不變的,由于噪聲來源的多樣性,噪聲信號往往隨著測試環(huán)境和噪聲耦合的變化而變化,此時,使用特定的濾波算法參數(shù)并不能滿足應用要求;而在一些探測主動發(fā)出物理量反射信號的應用場合,例如雷達和光纖傳感領域,待處理信號序列的信噪比原理上就是時變的,即處于探測“遠端”的信號信噪比明顯會低于“近端”的;由于電子元件對溫度的敏感性,在不同溫度條件下,待測信號的信噪比也會因為電子元件或低噪放電路的溫敏特性而不同。

      綜合以上,應對時變低信噪比信號的實時處理系統(tǒng)需具備如下特征,滿足應用實時性的要求、能對低信噪比的信號增強、信號信噪比發(fā)生變化時計算能動態(tài)跟蹤并取得理想的結果。



      技術實現(xiàn)要素:

      本發(fā)明的目的在于:改進帶噪聲數(shù)據(jù)的信號處理方式,提供一種能夠同時滿足實時性要求、計算性能特別是降噪能力、結構靈活的噪聲信號處理系統(tǒng),提供了相應的硬件解決方案。

      為了達到上述目的,本發(fā)明采用的技術方案是:一種低信噪比信號的處理系統(tǒng),其特征在于,包括:

      傳感器單元,用于將物理信號轉換為電信號;

      模擬信號放大/調理單元,用于將經(jīng)傳感器單元轉換得到的模擬信號1進行電平偏置變換、差分變換、耦合變換或者電壓電流范圍變換,為后級ADC采樣單元提供待ADC轉換模擬信號2;

      ADC采樣單元,為以ADC模數(shù)轉換芯片為核心的電路單元,用于將經(jīng)模擬信號放大/調理單元變換得到的模擬信號2完成模擬信號到數(shù)字信號的轉換;

      PLD邏輯器件,為可編程邏輯器件CPLD或者FPGA,經(jīng)ADC采樣單元轉換得到的數(shù)字信號經(jīng)數(shù)字信號通道1送至PLD邏輯器件進行處理;

      處理器,為DSP或高性能CPU,用于完成計算算法,并完成物理參數(shù)計算的功能;PLD邏輯器件和處理器之間的雙向數(shù)據(jù)通道為數(shù)字信號通道2,其實現(xiàn)方式為高速串行線組、標準的高速串行總線PCIE或者標準的高速并行總線PCI總線。

      如上所述的低信噪比信號的處理系統(tǒng),其特征在于,PLD邏輯器件進一步包括ADC接口電路、預濾波器、噪聲參數(shù)提取器、處理器數(shù)據(jù)接口單元,其數(shù)據(jù)流包括原始采樣數(shù)據(jù)流、預濾波數(shù)據(jù)序列;經(jīng)數(shù)字信號通道1送至PLD邏輯器件進行處理的數(shù)字信號由ADC接口電路解析成以原始采樣數(shù)據(jù)流,原始采樣數(shù)據(jù)流即為數(shù)字化后的物理量采樣的數(shù)字表達;原始采樣數(shù)據(jù)流經(jīng)由預濾波器處理為預濾波數(shù)據(jù)序列,預濾波器采用能以流水線形式處理原始采樣數(shù)據(jù)流的濾波器;經(jīng)過預濾波器處理后的預濾波數(shù)據(jù)序列送至噪聲參數(shù)提取器,噪聲參數(shù)提取器為在實時數(shù)據(jù)中提取噪聲數(shù)據(jù)算法的軟件實現(xiàn);處理器數(shù)據(jù)接口單元用于完成PLD邏輯器件和處理器之間的通訊,功能上完成發(fā)送原始采樣數(shù)據(jù)流、預濾波數(shù)據(jù)序列、從噪聲參數(shù)提取器提取噪聲參數(shù)集合到處理器,并接受來自于處理器的兩類數(shù)據(jù):濾波器參數(shù)配置集合和噪聲評價器配置參數(shù)集合,前者用于配置預濾波器的計算參數(shù);后者用于噪聲參數(shù)提取器中參數(shù)配置。

      如上所述的低信噪比信號的處理系統(tǒng),其特征在于,處理器進一步包括噪聲區(qū)辨別器、數(shù)據(jù)切片器、高品質降噪器、數(shù)據(jù)拼接器、物理參數(shù)計算器;其數(shù)據(jù)流包括噪聲特征參數(shù)集合、提取噪聲參數(shù)集合、噪聲區(qū)數(shù)據(jù)集合、噪聲數(shù)據(jù)片、降噪數(shù)據(jù)片、降噪數(shù)據(jù)序列;噪聲特征參數(shù)集合指針對特定應用場景、特殊傳感器、特殊匹配電路的噪聲信號的典型特征的集合;提取噪聲參數(shù)集合即為所述PLD邏輯器件中的從噪聲參數(shù)提取器提取到的噪聲參數(shù)集合;噪聲區(qū)辨別器用于將噪聲特征參數(shù)集合和提取噪聲參數(shù)集合進行比較,判斷數(shù)據(jù)中哪一段屬于噪聲區(qū),噪聲強度的評價值是多少,并將結果匯總為噪聲區(qū)數(shù)據(jù)集合;數(shù)據(jù)切片器用于依據(jù)噪聲區(qū)數(shù)據(jù)集合在預濾波數(shù)據(jù)序列中截取噪聲數(shù)據(jù)片;高品質降噪器用于將噪聲數(shù)據(jù)片的噪聲濾除,得到降噪數(shù)據(jù)片;數(shù)據(jù)拼接器用于將降噪數(shù)據(jù)片替代預濾波數(shù)據(jù)序列中對應的部分,得到降噪數(shù)據(jù)序列;物理參數(shù)計算器為傳感系統(tǒng)實現(xiàn)傳感參數(shù)計算的單元,通常物理參數(shù)的計算結果通過人機界面顯示給用戶。

      如上所述的低信噪比信號的處理系統(tǒng),其特征在于,預濾波器為線性FIR濾波器、中值濾波濾波器、均值濾波濾波器中的一種。

      如上所述的低信噪比信號的處理系統(tǒng),其特征在于,噪聲參數(shù)提取器采用極值搜索算法。

      如上所述的低信噪比信號的處理系統(tǒng),其特征在于,處理器數(shù)據(jù)接口單元采用的數(shù)據(jù)接口形式為ADI TIGERSHARC系列DSP的LINKPORT接口。

      如上所述的低信噪比信號的處理系統(tǒng),其特征在于,噪聲區(qū)辨別器采用極值歸并和噪聲區(qū)辨別算法,依據(jù)噪聲參數(shù)集合中確定的極值密度原則,即在一定采樣區(qū)間內(nèi)極值點個數(shù)大于理論值A即為噪聲區(qū),根據(jù)極值點密度的數(shù)值計算得到噪聲區(qū)噪聲的大小的數(shù)值評價。

      如上所述的低信噪比信號的處理系統(tǒng),其特征在于,高品質降噪器采用時頻峰值濾波算法。

      本發(fā)明的有益效果是:本發(fā)明以以下方式解決了背景技術中提出的若干問題:

      1)使用專門的噪聲參數(shù)提取器和噪聲區(qū)辨別器來量化和辨別信號信噪比的大小,利用所得的噪聲區(qū)數(shù)據(jù)集合對數(shù)據(jù)切片,這樣僅僅對需要處理的低信噪比數(shù)據(jù)區(qū)進行降噪處理。該方法一方面緩解高品質降噪器單元的計算資源壓力,有助于避免為所有數(shù)據(jù)降噪帶來計算過程不能實時完成的風險,另一方面動態(tài)配置降噪器執(zhí)行參數(shù),提高高品質降噪器計算的針對性,避免使用固定參數(shù)計算得到畸變或原始信息失真結果。總之,設計出更滿足系統(tǒng)實時性要求和算法質量要求的系統(tǒng)。

      2)選擇高性能處理器為完成高品質降噪器的執(zhí)行元件,為高品質降噪器的實時實現(xiàn)提供高速高性能平臺,并且使用高級語言快速便捷完成處理機的開發(fā),提高了產(chǎn)品開發(fā)/更新的生產(chǎn)效率。

      3)使用預濾波器完成對原始信號的濾波,通常使用能夠用流水線實現(xiàn)的計算方式如中值濾波、FIR濾波器等,使用PLD器件實現(xiàn)該計算能保證實時性能,而且無需專門的存儲資源消耗。

      4)使用預濾波器完成對原始信號的濾波,其主要功能在于為原始采樣信號的例行特征濾波,一定層度或較小層度提高信號信噪比,并非針對低信噪比信號的專門處理,保留這樣的設計單元能保留傳統(tǒng)設計者中對非低信噪比信號的處理部分,使系統(tǒng)仍能很好適應這種條件下的應用場合。

      5)使用預濾波器完成對原始信號的濾波,依據(jù)后續(xù)單元計算所得的濾波器參數(shù)配置集合,動態(tài)調整濾波器執(zhí)行參數(shù),調整濾波深度,使預濾波器能和能為高品質降噪器提供更好的預處理結果。

      6)使用噪聲參數(shù)提取器完成對噪聲參數(shù)的低級別提取,常規(guī)的,使用能以流水線結構實現(xiàn)的極值判決計算,使用PLD器件實現(xiàn)該計算能保證實時性能,而且無需專門的存儲資源消耗。

      7)使用噪聲參數(shù)提取器完成對噪聲參數(shù)的低級別提取,依據(jù)后續(xù)單元計算所得的噪聲評價器配置參數(shù)集合,動態(tài)調整提取器執(zhí)行參數(shù),使計算所得提取噪聲參數(shù)集合動態(tài)更新,準確實時的服務于后續(xù)計算單元。

      附圖說明

      圖1為應用中系統(tǒng)硬件模塊連接關系圖。

      圖2為PLD即數(shù)字邏輯器件的數(shù)據(jù)流圖。

      圖3為噪聲參數(shù)提取器以“+”標記后的典型圖案。

      圖4為處理器單元的計算數(shù)據(jù)流圖。

      圖5為實施案例中PLD即數(shù)字邏輯器件的數(shù)據(jù)流圖。

      圖6為實施案例中處理器單元的計算數(shù)據(jù)流圖。

      具體實施方式

      為了更好地理解本發(fā)明,下面結合實施例進一步闡明本發(fā)明的內(nèi)容,但本發(fā)明的內(nèi)容不僅僅局限于下面的實施例。本領域技術人員可以對本發(fā)明作各種改動或修改,這些等價形式同樣在本申請所列權利要求書限定范圍之內(nèi)。

      本發(fā)明提供了一種利用可編程邏輯(PLD)器件和高性能信號處理器結合為核心的數(shù)字信號處理硬件組合系統(tǒng),更重要地,就噪聲數(shù)據(jù)的特征分配和組合不同計算方式,強調不同算法計算特征和器件本身特性的匹配性,在合理設計系統(tǒng)時序的基礎上使設計兼顧性能、功能、成本等各方面因素。

      一種低信噪比信號的處理系統(tǒng)由圖1所示,其中:

      傳感器單元為由其他物理量轉換為電信號的功能單元,通常的其他物理信號可以為震動信號、聲音信號、光學信號等物理量。

      模擬信號1為轉換所得電信號。

      模擬信號放大/調理單元的功能主要是電平偏置變換、差分變換、耦合變換、電壓電流范圍變換等,主要是為了后級ADC提供合適帶寬、內(nèi)低噪聲、合適電壓電流范圍的待ADC轉換模擬信號。

      模擬信號2為ADC采樣對象;

      ADC采樣單元為以ADC(即模數(shù)轉換芯片)為核心的電路單元,完成模擬信號到數(shù)字信號的轉換。

      數(shù)字信號通道1為ADC轉換得到的數(shù)字信號,根據(jù)廠商和芯片型號的不同,信號可為并行信號、串行信號、差分串行信號組等。

      PLD邏輯器件為可編程邏輯器件,通常為CPLD或者FPGA,對應于高速和高計算量的應用場合,通常選擇FPGA為執(zhí)行元件。

      數(shù)字信號通道2為PLD器件和微處理器(DSP/高性能CPU)的雙向數(shù)據(jù)通道,其實現(xiàn)方式可以為高速串行線組、標準的高速串行總線(如PCIE)、標準的高速并行總線(如PCI總線)等,由于本發(fā)明重點在于噪聲信號處理方式和對應的計算框架,本接口的應用細節(jié)如中斷/查詢等不在討論之列。

      DSP/高性能CPU即高性能微處理器主要用來完成復雜的高品質計算算法,并且完成物理參數(shù)計算的功能,例如ECG信號處理的心率/P波時間等參數(shù),光纖溫度傳感設備的沿光纖的溫度/壓力分布參數(shù)等等。

      就計算方式而言,PLD計算數(shù)據(jù)流圖由圖2所示,其中:

      ADC接口電路完成功能一般有特定ADC數(shù)據(jù)格式解析以獲得實時采樣數(shù)據(jù)流,具體地根據(jù)ADC芯片定義可能有串并轉換、數(shù)據(jù)編碼格式轉碼、時序匹配電、同步電路等。

      原始采樣數(shù)據(jù)流即為數(shù)字化后的物理量采樣的數(shù)字表達。

      預濾波器一般為類似線性FIR濾波器、中值濾波濾波器、均值濾波濾波器等能以規(guī)則形式按流水線形式處理待處理數(shù)據(jù)流(此處為原始采樣數(shù)據(jù)流)的濾波器,使用PLD器件實現(xiàn)該類濾波器的資源消耗代價小,而且流水線處理的時耗代價小,實時性強。

      預濾波序列為原始采樣數(shù)據(jù)流經(jīng)過預濾波器處理后的結果。

      噪聲參數(shù)提取器為在實時數(shù)據(jù)中提取噪聲數(shù)據(jù)算法的軟件實現(xiàn),基于峰值檢測和統(tǒng)計的算法,為一種直觀而有效的計算方式。例如,利用相鄰的極值點的距離的數(shù)據(jù)序列,可以標記噪聲參數(shù),其步驟為在獲取數(shù)據(jù)中極大值/極小值的坐標后,依次放入序列中,再依據(jù)采樣率推算出極值時間間隔的序列,其計算原理描述為,假設采樣均勻時間間隔為T,坐標序列為[X1,X2,X3,X4…Xn],那么噪聲參數(shù)可以定義為極值的時間間隔,T*[X2-X1,X3-X2,X4-X3,…,Xn-Xn-1],數(shù)據(jù)實例為,100Mhz采樣率的極值坐標序列為[10,20,40,55,85,135,147],那么噪聲參數(shù)即為[100ns,200ns,150ns,300ns,500ns,120ns…],以“+”標記后的典型圖案如圖3所示。

      處理器數(shù)據(jù)接口單元主要功能是完成PLD器件和處理器之間的通訊,功能上完成發(fā)送原始采樣數(shù)據(jù)流、預濾波數(shù)據(jù)流、提取噪聲參數(shù)集合到處理器,并接受來自于處理器的兩類數(shù)據(jù),濾波器參數(shù)配置集合和噪聲評價器配置參數(shù)集合,前者用于配置預濾波器的計算參數(shù),例如FIR濾波器的系數(shù)或者中值濾波器的階數(shù),后者用于噪聲評價器單元中參數(shù)配置,例如峰值檢測和統(tǒng)計的算法中相鄰極值的最小距離。

      就計算方式而言,處理器計算數(shù)據(jù)流圖由圖4所示,其中:

      噪聲特征參數(shù)集合指針對特定應用場景、特殊傳感器、特殊匹配電路的噪聲信號的典型特征,其本質是在傳感對象物理特性基礎上或者結合具體電路的特征的數(shù)據(jù)描述,是對于噪聲特征參數(shù)的例如針對某類光纖傳感器采集的信號,連續(xù)的大于3Mhz的周期性峰值是典型的噪聲,因為正常的物理過程不會疊加頻率高于3Mhz的信號。3Mhz即為噪聲參數(shù)集合中的某一具體指標。

      提取噪聲參數(shù)集合即為前述PLD數(shù)據(jù)流中同樣涵義。

      噪聲區(qū)辨別器指根據(jù)噪聲特征參數(shù)集合和提取噪聲參數(shù)集合的比較結果,判斷數(shù)據(jù)中哪一段屬于噪聲區(qū),噪聲強度的評價值相應是多少,亦即噪聲區(qū)數(shù)據(jù)集合。原理上,在時間序列信號中按照既定步長截取一段信號后,提取噪聲參數(shù)集合表明的極大值極小值點序列,提取噪聲參數(shù)集合定義為極值點時間間隔,為T*[X2-X1,X3-X2,X4-X3,…,Xn-Xn-1],而噪聲特征參數(shù)集合中F的上限頻率對應時間間隔為1/F,即極值點間隔為T,序列的平均時間間隔為VT=(Xn-X1)/(n-1),定義時間間隔序列的平均值VT與噪聲特征參數(shù)集合推延出時間的間隔T的歸一化差值(T-VT)/T為噪聲評價值,該值取值范圍為實數(shù)域。該值越大,說明區(qū)域噪聲的強度越大。該值為負數(shù),且越小,說明噪聲強度越小。

      例如,提取噪聲參數(shù)集合表明的極大值極小值點序列,提取噪聲參數(shù)集合定義為極值點時間間隔,為【100ns,200ns,150ns,300ns,500ns,120ns…】,而噪聲特征參數(shù)集合中1Mhz的上限頻率對應時間間隔為1000ns,即極值點間隔為500ns,序列的平均時間間隔為VT=228,明顯小于500ns,定義時間間隔序列的平均值VT與噪聲特征參數(shù)集合推延出時間的間隔T的歸一化差值(T-VT)/T=0.54為噪聲評價值,該值取值范圍為實數(shù)域。

      數(shù)據(jù)切片器為依據(jù)噪聲區(qū)數(shù)據(jù)集合在預濾波數(shù)據(jù)序列中截取噪聲數(shù)據(jù)片的功能單元,對微處理器程序而言,其執(zhí)行形式為從存儲器中存放預濾波數(shù)據(jù)的對應的含有噪聲數(shù)據(jù)區(qū)范圍的連續(xù)內(nèi)存地址取出噪聲區(qū)數(shù)據(jù),通常這是預濾波數(shù)據(jù)序列中噪聲比較大的數(shù)據(jù)區(qū)域。

      高品質降噪器為濾除噪聲數(shù)據(jù)片中噪聲,得到降噪數(shù)據(jù)片的計算單元,通常使用較為復雜高品質降噪算法才能達到理想的降噪效果,但同時的,計算資源耗費多,而且計算結構和過程復雜,不利于使用PLD器件流水計算實現(xiàn),而利用微處理器主頻高、內(nèi)存大的特點實現(xiàn)這類算法,能獲得理想的效力。

      數(shù)據(jù)拼接器使用降噪數(shù)據(jù)片替代預濾波數(shù)據(jù)序列中對應的部分,得到降噪數(shù)據(jù)序列。

      物理參數(shù)計算器為傳感系統(tǒng)實現(xiàn)傳感參數(shù)計算的單元,依據(jù)應用的不同,計算內(nèi)容不同,例如應用于光纖傳感的沿光纖的溫度分布,再如雷達信號處理中目標的位置等。通常地,這些物理參數(shù)的計算結果會通過人機界面向用戶顯示。

      就計算方式而言,實例PLD計算數(shù)據(jù)流圖由圖5所示,其中:

      LVDS轉并行接口電路為ADC接口電路之特定實現(xiàn),用于從ADC芯片數(shù)據(jù)包經(jīng)過電平轉換、串并轉換后得到所述原始采樣數(shù)據(jù)流。

      FIR濾波器為預濾波器特定實現(xiàn),能以規(guī)則形式按流水線形式處理待處理數(shù)據(jù)流(此處為原始采樣數(shù)據(jù)流)的濾波器,使用PLD器件實現(xiàn)該類濾波器的資源消耗代價小,而且流水線處理的時耗代價小,實時性強。所得結果為所述預濾波序列。

      極值搜索算法為噪聲參數(shù)提取器特定實現(xiàn),為一種直觀而有效的計算方式。使用PLD器件實現(xiàn)該類濾波器的資源消耗代價小,而且流水線處理的時耗代價小,實時性強。

      處理器數(shù)據(jù)接口單元主要功能是完成PLD器件和處理器之間的通訊,數(shù)據(jù)接口形式為ADI TIGERSHARC系列DSP的LINKPORT接口。

      就計算方式而言,實例處理器計算數(shù)據(jù)流圖由圖6所示,其中:

      極值歸并和噪聲區(qū)辨別算法為噪聲區(qū)辨別器的一個特定實現(xiàn),依據(jù)噪聲參數(shù)集合中確定的極值密度原則,即在一定采樣區(qū)間內(nèi)極值點個數(shù)大于理論值A即為噪聲區(qū),根據(jù)極值點密度的數(shù)值可以計算得到噪聲區(qū)噪聲的大小的數(shù)值評價。

      時頻峰值濾波器為高品質降噪器的實現(xiàn),時頻峰值濾波算法,基于時頻分析理論來消減高斯白噪聲,基本原理是將湮沒于噪聲下的信號幅度經(jīng)過頻率調制變?yōu)橐粋€常幅值調頻信號的瞬時頻率,用Wigner-Ville分布的峰值估計出瞬時頻率,即原信號的幅度,從而實現(xiàn)信號增強,其計算量大,使用高速DSP實現(xiàn)該算法能滿足實時性要求。

      本說明書中未作詳細描述的內(nèi)容屬于本領域專業(yè)技術人員公知的現(xiàn)有技術。

      當前第1頁1 2 3 
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點贊!
      1