本發(fā)明涉及熒光壽命成像領域，尤其是基于單光子雪崩二極管的時間相關單光子計數(shù)系統(tǒng)的研究。適用于弱光條件下的高速熒光壽命分析。具體講，涉及時域熒光壽命成像結構及壽命估算校正方法。

背景技術：

當前，廣泛應用于生物物理、生物化學以及臨床醫(yī)學診斷等領域的熒光分析和檢測技術具有非常高的靈敏度和分子特異性。熒光壽命的測量不受激發(fā)光強度變化、熒光團的濃度和環(huán)境吸收等因素的影響，可以對分子所處微環(huán)境中的pH值、離子濃度(如Ca+、K+等)、氧壓及淬滅劑(如碘化物、丙烯酰胺)等生物化學參數(shù)分布，進行定量測量。

基于時間相關單光子計數(shù)(Time-correlated Single-photon Counting,TCSPC)的時域熒光壽命成像系統(tǒng)(Fluorescence Lifetime Imaging Microscopy,FLIM)由于其光子利用率高、時間分辨率高的特點而成為生命科學成像領域研究熱點。基于單光子雪崩二極管(Single Photon Avalanche Diode,SPAD)的像素單元，憑借其在弱光探測領域的良好性能以及與標準CMOS工藝兼容的特點，適用于熒光壽命成像系統(tǒng)的感光單元。

傳統(tǒng)TCSPC結構，每一個像素單元都集成一個時間數(shù)字轉換器(Time-to-Digital Converter,TDC)，且所有像素點同時工作，即使沒有檢測到光子，像素單元也會運行并輸出數(shù)據(jù)零。讀出若干組數(shù)據(jù)之后，提取出熒光衰減壽命。當激發(fā)光子稀疏時，該結構讀出大量的無用數(shù)據(jù)，數(shù)據(jù)接口(Input/Output,I/O)承受巨大的帶寬壓力，限制了高速、大SPAD陣列的應用。為降低系統(tǒng)數(shù)據(jù)率，事件驅動結構發(fā)展而來。在該結構中，TDC陣列與像素陣列分開擺放，只有探測到光子的像素才能夠連接到TDC上，對光子到達時間進行量化。為進一步提高成像效率，又探索出利用質心算法(Center of Mass Method,CMM)估算壽命。CMM算法是一種非迭代的硬件可實現(xiàn)算法，易于實現(xiàn)且光子利用率高?？梢栽谙袼貎瓤蓪崿F(xiàn)信號累加的預處理，從而降低數(shù)據(jù)率。但是這種預處理累加功能是通過累加器逐級累加與寄存器陣列逐級移位實現(xiàn)的，過程繁瑣，需要的周邊電路較多。后來，又出現(xiàn)了基于數(shù)據(jù)壓縮數(shù)據(jù)路徑的方案，在數(shù)據(jù)輸出之前，通過數(shù)據(jù)壓縮算法，對數(shù)據(jù)進行重排，濾掉無效的事件數(shù)據(jù)，以降低數(shù)據(jù)率。但是利用這種機制的結構片上功耗過高。

像素內對信號進行累加是一種非常好的降低數(shù)據(jù)率的方法，但是通過累加器逐級累加的實現(xiàn)方法繁瑣，所需的處理電路較多。因此簡化像素內信號預處理的流程或創(chuàng)新預處理方式有很高的實用意義。

技術實現(xiàn)要素：

為克服現(xiàn)有技術的不足，本發(fā)明旨在提供基于門控環(huán)形振蕩器(Gated Ring Oscillator,GRO)的時域熒光壽命成像系統(tǒng)，簡化像素內信號處理的流程，降低數(shù)據(jù)率，進而解決由數(shù)據(jù)率高帶來的功耗高、幀頻低的問題。本發(fā)明采用的技術方案是，時域熒光壽命成像結構，由集成像素陣列、數(shù)據(jù)總線、鎖相環(huán)PLL(Phase Locked Loop)陣列和時序控制單元組成，并集成在成像芯片上；其中，PLL陣列用于增強行SPAD組的工藝和溫度穩(wěn)定性，PLL陣列共用相同的參考時鐘輸入，每個PLL的控制電壓信號與相同行集成像素內的TDC控制電壓端相連；時序控制單元用于控制調節(jié)成像芯片工作流程，數(shù)據(jù)總線用于像素陣列的數(shù)據(jù)讀出；每個集成像素的寄存器組通過多路選擇開關MUX(Multiplexer,MUX)與數(shù)據(jù)總線相連，多路選擇開關MUX由行選、列選信號控制；集成像素由SPAD感光器件、主動淬滅與復位電路、基于門控環(huán)形振蕩器GRO的時間量化單元、一組P位計數(shù)器A、一組Q位計數(shù)器B、一組(P+Q)位寄存器構成；其中，GRO采用基于MOS晶體管開關調控的反相器結構，奇數(shù)數(shù)目的GRO首尾相連組成一個環(huán)形振蕩器作為時間量化單元，環(huán)路內的GRO共享同一控制電壓；P位計數(shù)器A用于記錄探測到的總光子數(shù)，Q位計數(shù)器B用于累加光子到達時間的總量化碼值；淬滅電路用于監(jiān)測SPAD的雪崩倍增過程并及時關閉雪崩電流；SPAD的輸出同時連接到時間量化TDC組與P位計數(shù)器A；TDC組的輸出連接到Q位計數(shù)器B；兩組計數(shù)器的輸出通過多路選擇開關連接到(P+Q)位寄存器組，多路選擇開關由時序控制單元提供時鐘信號。

解耦電容連接到集成像素的供電線用于穩(wěn)定供電電壓。

時序控制單元控制調節(jié)成像芯片工作流程具體是指：

第一階段，暗幀成像與復位：暗幀成像是指在黑暗條件下進行校正測試，首先校正TDC的電荷轉移誤差和背景光強度：使用固定頻率為F_T的激勵脈沖信號直接作為TDC的輸入，SPAD的響應信號將淹沒在激勵信號中，得到的計數(shù)數(shù)值分別為N_GT、N_ET，N_GT、N_ET分別為TDC校正過程中門控環(huán)形振蕩器GRO計數(shù)器與光子事件計數(shù)器輸出的數(shù)值，然后根據(jù)公式(1)得到TDC電荷轉移過程的時域誤差T_skew；

$T_{skew}=\[T_{Length}-\frac{N_{GT}\·T_{GRO}}{N_{ET}}\]+T_{CMM}-T_F---\left(1\right)$

然后再進行暗幀成像，得到的計數(shù)數(shù)值N_GBL、N_EBL，N_GBL、N_EBL分別為暗幀成像過程中門控環(huán)形振蕩器GRO計數(shù)器與光子事件計數(shù)器輸出的數(shù)值；隨后在熒光衰減壽命估算過程中再進行補償；然后，通過全局復位信號和計數(shù)器復位信號復位集成像素，以準備熒光探測；

其中T_Length為計及SPAD光響應延時和淬滅電路處理延時之后的每個激光周期探測窗口的平均長度，T_GRO為GRO周期，T_F為輸入脈沖信號的周期，T_skew是GRO電荷轉移再分布產生的時域誤差，T_CMM是CMM算法的系統(tǒng)補償；

第二階段，像素正常工作，當檢測到光子事件時，不論是背景光事件還是待檢測熒光光子事件，都會觸發(fā)像素工作，當有光子信號時，像素依據(jù)光子到達時間的長度輸出對應寬度的脈沖，并通過時間量化單元TDC進行量化；兩組計數(shù)器分別記錄探測到的光子總數(shù)和TDC量化的時間總和，SPAD的輸出接入TDC進行時間量化的同時還接入到計數(shù)器記錄光子個數(shù)，TDC輸出接入到另一組計數(shù)器完成時間累加；在曝光周期結束后，通過寫入信號把計數(shù)器碼值轉移到寄存器中，復位計數(shù)器，復位像素，準備下一次光子檢測；同時通過行選和列選信號對寄存器中數(shù)據(jù)進行讀出。

還包括計算機或FPGA，F(xiàn)PGA或計算機上設置的模塊進行如下運算：

${\mathrm{\τ}}_{MC\_C}=\[T_{Length}-\frac{(N_{GRO}-N_{GBL})\·T_{GRO}}{N_{EVENT}-N_{EBL}}-T_{skew}\]+T_{CMM}---\left(2\right)$

其中T_Length為計及SPAD光響應延時和淬滅電路處理延時之后的每個激光周期探測窗口的平均長度，T_GRO分別為GRO周期，N_GBL和N_EBL是暗幀成像過程中背景誤差的兩組計數(shù)值，T_Skew是GRO電荷轉移再分布產生的時域誤差，T_CMM是CMM算法的系統(tǒng)補償。

時域熒光壽命成像壽命測試獲取方法，借助于集成像素陣列、數(shù)據(jù)總線、鎖相環(huán)PLL(Phase Locked Loop)陣列和時序控制單元實現(xiàn)，并包括如下步驟：

第一階段，暗幀成像與復位：暗幀成像是指在黑暗條件下進行校正測試，首先校正TDC的電荷轉移誤差和背景光強度：使用固定頻率為F_T的激勵脈沖信號直接作為TDC的輸入，SPAD的響應信號將淹沒在激勵信號中，得到的計數(shù)數(shù)值分別為N_GT、N_ET，N_GT、N_ET分別為TDC校正過程中門控環(huán)形振蕩器GRO計數(shù)器與光子事件計數(shù)器輸出的數(shù)值，然后根據(jù)公式(1)得到TDC電荷轉移過程的時域誤差T_skew；

$T_{skew}=\[T_{Length}-\frac{N_{GT}\·T_{GRO}}{N_{ET}}\]+T_{CMM}-T_F---\left(1\right)$

然后再進行暗幀成像，得到的計數(shù)數(shù)值N_GBL、N_EBL，N_GBL、N_EBL分別為暗幀成像過程中門控環(huán)形振蕩器GRO計數(shù)器與光子事件計數(shù)器輸出的數(shù)值；隨后在熒光衰減壽命估算過程中再進行補償；然后，通過全局復位信號和計數(shù)器復位信號復位集成像素，以準備熒光探測；

其中T_Length為計及SPAD光響應延時和淬滅電路處理延時之后的每個激光周期探測窗口的平均長度，T_GRO為GRO周期，N_GT和N_ET是TDC校正過程得到的兩組計數(shù)值，T_F為輸入脈沖信號的周期，T_skew是GRO電荷轉移再分布產生的時域誤差，T_CMM是CMM算法的系統(tǒng)補償；

第二階段，像素正常工作，當檢測到光子事件時，不論是背景光事件還是待檢測熒光光子事件，都會觸發(fā)像素工作，當有光子信號時，像素依據(jù)光子到達時間的長度輸出對應寬度的脈沖，并通過時間量化單元TDC進行量化；兩組計數(shù)器分別記錄探測到的光子總數(shù)和TDC量化的時間總和，SPAD的輸出接入TDC進行時間量化的同時還接入到計數(shù)器記錄光子個數(shù)，TDC輸出接入到另一組計數(shù)器完成時間累加；在曝光周期結束后，通過寫入信號把計數(shù)器碼值轉移到寄存器中，復位計數(shù)器，復位像素，準備下一次光子檢測；同時通過行選和列選信號對寄存器中數(shù)據(jù)進行讀出；

第三階段，利用FPGA或者計算機進行壽命估算與校正，計算如下：

${\mathrm{\τ}}_{MC\_C}=\[T_{Length}-\frac{(N_{GRO}-N_{GBL}).T_{GRO}}{N_{EVENT}-N_{EBL}}-T_{skew}\]+T_{CMM}---\left(2\right)$

其中T_Length為計及SPAD光響應延時和淬滅電路處理延時之后的每個激光周期探測窗口的平均長度，T_GRO分別為GRO周期，N_GBL和N_EBL是暗幀成像過程中背景誤差的兩組計數(shù)值，T_skew是GRO電荷轉移再分布產生的時域誤差，T_CMM是CMM算法的系統(tǒng)補償。

本發(fā)明的特點及有益效果是：

與傳統(tǒng)利用累加器逐級累加的實現(xiàn)方法相比，采用GRO作為TDC的結構能夠在振蕩暫停時保存相位狀態(tài)，并在重新振蕩時恢復到之前的狀態(tài)，實現(xiàn)在連續(xù)曝光條件下的持續(xù)量化，再利用兩組計數(shù)器，分別記錄檢測到的光子個數(shù)與總的光子飛行時間。像素在整個曝光周期內只輸出一次計數(shù)器的數(shù)據(jù)，進行壽命估算，從而簡化了像素內信號處理的流程，降低了數(shù)據(jù)率，進而降低了功耗，提高了幀頻。

傳統(tǒng)TCSPC系統(tǒng)需要把每一次曝光時的數(shù)據(jù)都讀出，造成了系統(tǒng)數(shù)據(jù)率較高的問題，在像素內通過逐級累加預處理信號又需要繁雜的周邊電路，而本發(fā)明能夠利用GRO靈活的在像素內實現(xiàn)時間的累加積分，直到最后一次曝光周期結束才輸出數(shù)據(jù)，因此大幅度的減小了數(shù)據(jù)率，提高了成像效率，簡化了成像系統(tǒng)，降低了功耗，為高速、大SPAD陣列設計提供一條新路徑。

附圖說明：

圖1：本發(fā)明的像素結構圖；

圖2：本發(fā)明成像方法的時序圖；

圖3：本發(fā)明像素計數(shù)累加概念圖；

圖4：本發(fā)明方法估算壽命前仿與后仿精度。

具體實施方式

本發(fā)明所提出的結構如圖1所示，成像芯片主要由集成像素陣列、數(shù)據(jù)總線、鎖相環(huán)(Phase Locked Loop,PLL)陣列和時序控制單元組成，其中PLL振蕩器采用GRO結構，使得PLL能夠感知像素陣列中GRO的環(huán)境變化，穩(wěn)定工藝變化和溫度波動。每行像素共用一個PLL。PLL陣列共用相同的參考時鐘輸入，每個PLL的控制電壓信號與相同行集成像素內的TDC控制電壓端相連；時序控制單元用于控制調節(jié)芯片工作流程，數(shù)據(jù)總線用于像素陣列的數(shù)據(jù)讀出。每個集成像素的寄存器組通過多路選擇開關與數(shù)據(jù)總線相連，多路選擇開關由行選列選信號控制。集成像素主要由SPAD感光器件、主動淬滅與復位電路、基于GRO的時間量化單元、一組P位計數(shù)器A、一組Q位計數(shù)器B、一組(P+Q)位寄存器、解耦電容等組成；其中，GRO采用基于MOS晶體管開關調控的反相器結構，奇數(shù)數(shù)目的GRO首尾相連組成一個環(huán)形振蕩器作為時間量化單元，環(huán)路內的GRO共享同一控制電壓；P位計數(shù)器A用于記錄探測到的總光子數(shù)，Q位計數(shù)器B用于累加光子到達時間的總量化碼值；淬滅電路用于監(jiān)測SPAD的雪崩倍增過程并及時關閉雪崩電流；解耦電容連接到集成像素的供電線用于穩(wěn)定供電電壓。SPAD的輸出同時連接到時間量化TDC組與P位計數(shù)器A；TDC組的輸出連接到Q位計數(shù)器B；兩組計數(shù)器的輸出通過多路選擇開關連接到(P+Q)位寄存器組，多路選擇開關由時序控制單元提供時鐘信號。

本發(fā)明系統(tǒng)工作過程如下，時序圖如圖2：

第一階段，首先校正TDC的電荷轉移誤差，系統(tǒng)輸入使用已知脈沖信號作為TDC的輸入，如圖2“補償激勵”信號所示，SPAD的響應信號將淹沒在激勵信號中，隨后置高寫入信號，使能所接入像素的行選列選信號，得到的計數(shù)數(shù)值分別為N_GT、N_ET，N_GT、N_ET分別為TDC校正過程中門控環(huán)形振蕩器GRO計數(shù)器與光子事件計數(shù)器輸出的數(shù)值，然后根據(jù)公式(1)得到TDC電荷轉移過程的時域誤差T_skew；計數(shù)器復位，再進行黑暗條件成像，得到計數(shù)數(shù)值N_GBL、N_EBL，N_GBL、N_EBL分別為黑暗條件成像中門控環(huán)形振蕩器GRO計數(shù)器與光子事件計數(shù)器輸出的數(shù)值，隨后配合寫入信號與行選列選信號進行讀出；最后在熒光衰減壽命估算過程中進行補償；然后再通過全局復位信號和計數(shù)器復位信號復位像素單元各模塊和計數(shù)器模塊，以準備下一次熒光探測；

$T_{skew}=\[T_{Length}-\frac{N_{GT}\·T_{GRO}}{N_{ET}}\]+T_{CMM}-T_F---\left(1\right)$

其中T_Length為計及SPAD光響應延時和淬滅電路處理延時之后的每個激光周期探測窗口的平均長度，T_GRO分別為GRO周期，N_GT和N_ET是TDC校正過程得到的兩組計數(shù)值，T_F為輸入脈沖信號的周期，T_Skew是GRO電荷轉移再分布產生的時域誤差，T_CMM是CMM算法的系統(tǒng)補償。

第二階段，像素正常工作，當檢測到光子事件時，不論是背景光事件還是待檢測熒光光子事件，都會觸發(fā)像素工作。當有光子信號時，像素依據(jù)光子到達時間的長度輸出對應寬度的脈沖，該脈沖觸發(fā)時間量化單元TDC并進行量化，同時兩組計數(shù)器分別記錄探測到的光子總數(shù)和TDC量化的時間總和，其計數(shù)原理如圖3所示，SPAD的輸出接入TDC進行時間量化的同時還接入到計數(shù)器記錄光子個數(shù)，TDC輸出接入到另一組計數(shù)器完成時間累加。在曝光周期結束后，通過寫入信號把計數(shù)器碼值轉存到寄存器中；通過行選與列選信號選擇數(shù)據(jù)讀出的像素，相應像素的多路選擇開關導通；通過計數(shù)器復位信號復位計數(shù)器，通過全局復位信號復位像素，準備下一次光子檢測。

第三階段，利用FPGA或者計算機進行壽命估算與校正，計算如下：

${\mathrm{\τ}}_{MC\_C}=\[T_{Length}-\frac{(N_{GRO}-N_{GBL})\·T_{GRO}}{N_{EVENT}-N_{EBL}}-T_{skew}\]+T_{CMM}---\left(2\right)$

其中T_Length為計及SPAD光響應延時和淬滅電路處理延時之后的每個激光周期探測窗口的平均長度，T_GRO分別為GRO周期。N_GBL和N_EBL是暗幀成像過程中背景誤差的兩組計數(shù)值。T_skew是GRO電荷轉移再分布產生的時域誤差。T_CMM是CMM算法的系統(tǒng)補償。至此，得出了本文所提出的熒光壽命成像系統(tǒng)的壽命計算公式。工作過程中，只需要處理兩組計數(shù)器數(shù)值就可以估算出壽命值。

本發(fā)明適用于快速、弱光條件下的熒光壽命成像應用。系統(tǒng)采用激光曝光頻率為40MHz，熒光事件率為1％，總的曝光和積分時間為2.5ms。對于256×256分辨率的SPAD陣列，每1E3數(shù)量級的光子估算一幅熒光壽命分布圖，且在此光子率條件下的系統(tǒng)信噪比為34dB。在180nm標準CMOS工藝條件下，像素功耗為197.5μW/pixel，中心距為62μm，填充因子為1.3％；成像結構最高幀頻為400fps，系統(tǒng)數(shù)據(jù)流量為0.63Gbps。

本例中GRO振蕩頻率為100MHz。淬滅電路采用主動淬滅與復位電路，溢電壓為3.3V，輸出脈沖信號經(jīng)過電壓轉換器轉換成1.8V信號，像素其他模塊使用1.8V供電；鎖存器保證每個曝光周期內至多檢測到一個光子。圖4給出了使用本發(fā)明成像方法進行壽命成像的準確度，原理圖仿真和版圖寄生仿真均能夠在探測范圍內(1ns-6ns)實現(xiàn)2％以內的估算誤差。

首先分析傳統(tǒng)每個像素單元都集成TDC、采用行并行處理讀出的TCSPC結構。陣列分成兩部分并行處理，采用滾筒曝光方式，無需讀出地址信息。每個光子到達時間產生10bit的時間數(shù)據(jù)，那么生成一幀壽命圖像所產生的總數(shù)據(jù)量Datarate_1為：

$Datarate\_1=\frac{N_{EXP}\·N_{BIT}\·R_{SPAD}}{P_{EVT}}---\left(3\right)$

其中，N_EXP為所需有效曝光次數(shù)，N_BIT為每個光子事件產生的時間信息數(shù)據(jù)量，R_SPAD為SPAD陣列分辨率、P_EVT為光子事件概率。

根據(jù)設計指標，該結構計算一幅壽命圖像所產生的系統(tǒng)數(shù)據(jù)率為：

Datarate_1＝65.5Gbit (4)

分析基于事件驅動的TCSPC結構，采用全局曝光方式，需要讀出地址信息。系統(tǒng)計算出一幅壽命圖像時，光子個數(shù)數(shù)據(jù)為11-bit，光子時間總量化值為13-bit。所需的處理的數(shù)據(jù)率Datarate_2為：

Datarate_2＝N_EXPV·N_BIT2·R_SPAD (5)

其中N_EXPV為產生有效光子事件的曝光次數(shù)，N_BIT2為每個光子事件產生的時間數(shù)據(jù)和地址數(shù)據(jù)總和，共24位。

根據(jù)設計指標，該結構計算一幅壽命圖像所產生的系統(tǒng)數(shù)據(jù)率為：

Datarate_2＝1.58Gbit (6)

分析本發(fā)明的基于像素內實現(xiàn)CMM算法預處理的TCSPC系統(tǒng)。像素內GRO周期采用10ns，即100MHz振蕩頻率，GRO計數(shù)器13位，光子事件計數(shù)器11位，因此輸出24位計數(shù)數(shù)據(jù)。系統(tǒng)計算出一幀壽命圖像時，所需處理的數(shù)據(jù)率為：

Datarate_3＝N_BIT3·R_SPAD (7)

其中N_BIT3為整個壽命提取過程的最后，每個像素輸出的數(shù)據(jù)位數(shù)。

根據(jù)設計指標，該結構計算一幅壽命圖像所產生的系統(tǒng)數(shù)據(jù)率為：

Datarate_3＝1.58Mbit (8)

由此可以看出，采用此策略的熒光壽命成像系統(tǒng)的數(shù)據(jù)率得到了大幅度降低。除此之外，像素單元的面積與傳統(tǒng)結構大致相當，系統(tǒng)片上功耗也受益于較低的系統(tǒng)數(shù)據(jù)率，較低的數(shù)據(jù)處理頻率也降低了系統(tǒng)功耗。采用本發(fā)明結構的像素結構簡單，相比其他系統(tǒng)架構，成像效率更高，適合高速FLIM的應用。