本發(fā)明涉及一種任意倍升采樣超聲相控陣信號分辨力提高方法。
背景技術：
：數(shù)字化位寬一定的超聲相控陣數(shù)字檢測系統(tǒng)要獲得高的數(shù)字分辨力與信噪比，需對回波信號進行高速采樣，通?？刻岣逜DC采樣率、多通道采集與數(shù)字重采樣濾波器組內插法雖可實現(xiàn)升采樣，但軟、硬件系統(tǒng)復雜,實現(xiàn)難度較大等，且其升采樣所帶來巨大的數(shù)據(jù)量，給后續(xù)數(shù)據(jù)處理帶來困難。另外，對回波信號的高速采樣，需根據(jù)實際情況可調整采樣率，應用靈活。硬件系統(tǒng)ADC采樣率一般是固定的fs，而針對超聲探頭頻率多樣性，本文通過軟件重采樣技術對不同頻率fp探頭回波進行升采樣，使得采樣率跟探頭頻率成一定的比例關系，即采樣率f's＝R·fp(R為某一常數(shù)比例因子，視不同系統(tǒng)而定)，而升采樣倍數(shù)γ＝f's/fs，可實現(xiàn)最優(yōu)化采樣進一步提高數(shù)字分辨力?；诙囗検讲逯蹬c多相內插濾波特點：多項式插值法，使得插值節(jié)點值不變，具有信號局部完整性優(yōu)點，易實現(xiàn)任意倍小數(shù)插值；多相內插濾波，能保證插值后信號頻譜完整性，具有信號全局完整性的優(yōu)點，易實現(xiàn)任意倍整數(shù)插值。提出分段滑動三次Spline-Hemite多項式插值法(小數(shù)倍插值)結合FIR濾波器多相內插濾波(整數(shù)倍插值)(數(shù)據(jù)速率超出FPGA工作時鐘頻率)算法，實現(xiàn)任意倍升采樣，F(xiàn)IR濾波器多相內插對高速率的信號進行多相低速率輸出，具有結構簡單、實現(xiàn)容易、實時性強、誤差小等特點。易于FPGA實時流水線處理，充分體現(xiàn)該升采樣法提高數(shù)字分辨力的優(yōu)勢，由FPGA驗證其效果，具有重要的實際價值。技術實現(xiàn)要素：為解決上述技術問題，本發(fā)明的目的是一種提供任意倍升采樣超聲相控陣信號分辨力提高方法，對傳統(tǒng)單一的升采樣方案進行改進，通過段滑動三次Spline-Hemite多項式插值法(小數(shù)倍插值)結合FIR濾波器多相內插濾波(整數(shù)倍插值)(數(shù)據(jù)速率超出FPGA工作時鐘頻率)算法，實現(xiàn)任意倍升采樣，使采樣率從fs提升到γ×fs，通過升采樣提高數(shù)字分辨力。本發(fā)明的目的通過以下的技術方案來實現(xiàn)：一種任意倍升采樣超聲相控陣信號分辨力提高方法，包括：A對不同頻率探頭回波信號按比例倍數(shù)γ升采樣；B對升采樣倍數(shù)γ進行小數(shù)nF與整數(shù)I撤分，即γ＝nF·I，實現(xiàn)多級升采樣；C分別實現(xiàn)小數(shù)nF和整數(shù)I倍內插，所述小數(shù)nF倍內插通過多項式進行插值，所述整數(shù)I倍內插通過多相FIR內插濾波技術實現(xiàn)。與現(xiàn)有技術相比，本發(fā)明的一個或多個實施例可以具有如下優(yōu)點：數(shù)字內插升采樣，把升采樣倍數(shù)γ分解成兩個數(shù)相乘γ＝nF·I模式，其中最小化nF、最大化I，nF(接近1浮點數(shù))倍內插是通過多項式插值法實現(xiàn)，屬于時域直接插值，使得插值節(jié)點值不變，具有信號局部完整性優(yōu)點，易實現(xiàn)任意倍插值，可以看成細內插；I(整數(shù))倍內插是通過多相內插濾波實現(xiàn)，基于頻域插值，能保證插值后信號頻譜完整性，具有信號全局完整性的優(yōu)點，但實現(xiàn)小數(shù)倍插值較難，可以看成是粗插。這樣，γ＝nF·I模式通過結合兩者插值方案，實現(xiàn)任意倍插值升采樣，有利于對超聲相控陣儀器回波信號實現(xiàn)最優(yōu)化升采樣與算法的FPGA實現(xiàn)。本方法的特點在于超聲相控陣儀器信號軟件升采樣算法的可實施性、通用性，減輕單一、單次升采樣算法對處理器性能過渡依賴，通過多樣性插值算法、多級插值級連與并行數(shù)據(jù)處理模式避免其缺點，況且實現(xiàn)的是任意倍升采樣，保障數(shù)據(jù)完整性，提高數(shù)字分辨力，進而提高信噪比。附圖說明附圖用來提供對本發(fā)明的進一步理解，并且構成說明書的一部分，與本發(fā)明的實施例共同用于解釋本發(fā)明，并不構成對本發(fā)明的限制。在附圖中：圖1是任意倍升采樣超聲相控陣信號分辨力提高方法流程圖；圖2是多項式插值與多相內插濾波結合升采樣框圖；圖3是分段滑動三次Spine-Hermite定點化插值FPGA電路結構；圖4是超聲相控陣S掃與光標處的A掃波形圖；圖5是分段滑動三次Spline-Hermite插值法仿真與實現(xiàn)效果圖；圖6是4倍多相內插FIR濾波仿真與實現(xiàn)效果圖；圖7是超聲回波信號內插前后效果圖。具體實施方式為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚，下面將結合實施例及附圖對本發(fā)明作進一步詳細的描述。如圖1所示，為任意倍升采樣超聲相控陣信號分辨力提高方法流程圖，該方法包括如下步驟：步驟10對不同頻率探頭回波進行軟件按比例倍數(shù)γ升采樣，實現(xiàn)最優(yōu)化采樣；在硬件ADC采樣率fs一定條件下，為滿足探頭頻率多樣性對應回波信號采樣率多樣性的要求，可通過數(shù)字內插技術實現(xiàn)重采樣，不同的探頭頻率fp按一定的比例因子R進行采樣，則軟件升采樣倍數(shù)γ＝fp·R/fs，使得不同頻率探頭經過相同倍數(shù)R采樣率進行升采樣，實現(xiàn)最優(yōu)化采樣。步驟20對升采樣倍數(shù)γ進行小數(shù)nF與整數(shù)I撤分，即γ＝nF·I，實現(xiàn)多級升采樣；具體實現(xiàn)方法如下：基于數(shù)值計算與數(shù)字信號處理特點，采用小數(shù)倍多項式內插法(細插)、整數(shù)倍內插濾波法(粗插)相結合的模式，提高算法的可實施性、靈活性，易于FPGA硬件快速實現(xiàn)。下面研究任意升采樣倍數(shù)γ實現(xiàn)兩級升采樣插值倍數(shù)最優(yōu)化分配γ＝nF·I，求解小數(shù)nF與整數(shù)I方案。設N為相控陣系統(tǒng)前端采集的數(shù)據(jù)量，給定任意升采樣倍數(shù)γ(>1)，可將其分為整數(shù)I、小數(shù)nF′兩部分之和，即γ＝I+nF′，令可求得γ＝nF·I，即有下式：求解出I、nF，其中，表向下取整，可推得nF∈[1,2)?？赏ㄟ^如下插值步驟實現(xiàn)：①第一級插值(多項式插值)，實現(xiàn)數(shù)據(jù)量拉伸，拉伸率為小數(shù)nF，[]表取整；②第二級插值(內插濾波)，實現(xiàn)數(shù)據(jù)量拉伸，拉伸率為整數(shù)I。給定任意升采樣倍數(shù)γ，可求得一個最佳的插值倍數(shù)分配式γ＝nF·I，實現(xiàn)采樣率fs→nF×I×fs提升。nF∈[1,2)倍內插易于用插值多項式(微小數(shù)據(jù)量拉伸)技術實現(xiàn)，而整數(shù)I倍內插易于內插濾波器實現(xiàn)，使得任意γ倍內插實現(xiàn)最優(yōu)化升采樣，整個過程易于FPGA的快速并行實現(xiàn)，提高算法效率。表1為探頭升采樣100倍粗細兩級倍數(shù)分配表。表中相控陣儀器常用探頭頻率1MHz、2MHz、2.25MHz、2.5MHz、3.5MHz、4.75MHz、5MHz、7.5MHz、10MHz，若ADC采樣率fs＝100MHz，按最優(yōu)化升采樣(×100)按比例增加分別為1×fs、2×fs、2.25×fs、2.5×fs、3.5×fs、4.75×fs、5×fs、7.5×fs、10×fs，對于探頭頻率2.25、2.5、3.5、4.75MHz，可求得升采樣小數(shù)倍nF＝1.5、1.125、1.25、1.667、1.1875∈[1,2)，插值整數(shù)倍分別為I＝1、2、2、3、4，I倍的FIR多相內插方法易于FPGA實現(xiàn)。步驟30小數(shù)nF倍內插通過多項式進行插值，整數(shù)I倍內插通過多相FIR表1探頭升采樣100倍粗細兩級倍數(shù)分配表內插濾波技術實現(xiàn)，實現(xiàn)步驟如下：圖2為多項式插值與多相內插濾波結合升采樣框圖；由多項式插值與多相FIR內插模塊組成。本文根據(jù)三次Spline多項式插值法、三次Hermite帶導數(shù)多項式兩種插值法特點(三次Spline插值能保證插值曲線的收斂性，具有光滑度好、誤差小的特點，但每計算一個插值點需全部插值節(jié)點數(shù)N進行運算，運算量大)，提出一種分段滑動三次Spine-Hermite插值算法，其思路：對于N個插值點，通過求解較小點N′(遠小于N、分段滑動)的三次Spline插值多項式，以滑動模式遍歷所有的插值點N，求出其離散導數(shù)，再代入Hermite插值公式，可求得其插值多項式。較小的N'值對應較小的運算量(本文在超聲回波采樣率100MHz、帶寬0.5-15MHz時，經過仿真推出最佳適合值N'＝7，對15MHz的超聲回波進行仿真，結果表明該方法與三次Spline多項式插值法最大相對誤差一致，達0.35％)，可使得插值曲線光滑度好、誤差小、收斂性好、計算量極小等特點，易于FPGA流水線快速實現(xiàn)。下面簡單介紹三次Spline、Hermite多項式。三次Spline插值算法要求分段插值函數(shù)在整個區(qū)間上具有連續(xù)的一階或二階導數(shù)，其數(shù)學定義在區(qū)間[t0,tn]上函數(shù)f(t)與n+1個坐標節(jié)點(t0,y0)、(t1,y1)、…(tn,yn)，則在[ti-1,ti]區(qū)間上滿足函數(shù)式：Spline-i(t)=Ni-1(ti-t)36hi+Mi(t-ti-1)36hi+(yi-1-Mi-16hi2)(ti-t)hi+(yi-Mi6hi2)(t-ti-1)hi(t∈[ti-1,ti],i=1,2,...n)---(2)]]>Spline-i(t)稱為函數(shù)f(t)在區(qū)間[ti-1,ti]的三次Spline插值多項式，Mi為對應節(jié)點(ti,yi)的二階導，節(jié)點間距hi＝hi-1-hi，其導數(shù)S'pline-i(t)可表示為：Spline-i′(t)=-Mi-1(ti-t)22hi+Mi(t-ti-1)22hi+yi-yi-1hi-hi6(Mi-Mi-1)---(3)]]>Mi可由三彎矩方程求解：μ1M0+2M1+λ1M2=g1μ2M1+2M2+λ2M3=g2...μn-1Mn-2+2Mn-1+λn-1Mn=gn-1---(4)]]>其中i＝1,2,…n-1，再根據(jù)兩端點的二階導數(shù)邊界條件：S”pline(t0)＝y(tǒng)”0＝M0,S”pline(tn)＝y(tǒng)”n＝Mn，通常令M0＝Mn＝0(自然邊界條件)，可解出未知數(shù)Mi(i＝0,1,…n)，代入式(3)可求出三次Spline插值多項式導數(shù)式S'pline-i(t)。三次Hermite插值法定義在區(qū)間[t0,tn]上函數(shù)f(t)與n+1個坐標節(jié)點(t0,y0)、(t1,y1)、…(tn,yn)，以及對應的節(jié)點導數(shù)值y'0＝f'(t0)、y'1＝f'(t1),…y'n＝f'(tn)，則t∈[ti-1,ti]區(qū)間上滿足函數(shù)式：Hermite(t)＝f(ti)α0(x)+f(ti+1)α1(t)+f'(ti)β0(t)-f'(ti+1)β1(t)(5)Hermite(t)稱為函數(shù)f(t)在區(qū)間[ti-1,ti]的三次Hermite插值多項式，其插值基函數(shù)：α0(t)=(1+2t-titi+1-ti)(t-ti+1ti-ti+1)2,α1(t)=(1+2t-ti+1ti-ti+1)(t-titi+1-ti)2,---(6)]]>β0(t)=(t-ti)(t-ti+1ti-ti+1)2,β1(t)=(t-ti+1)(t-titi+1-ti)2,]]>均勻采樣時間間隔h＝ti+1-ti＝1/fs。根據(jù)式(5)、(6)可設計出圖3的分段滑動三次Spine-Hermite定點化插值FPGA電路結構，若取4.75MHz頻率探頭進行試驗分析，采樣率從fs升到4.75fs，由式(1)，則nF＝4.75/4＝1.1875(小數(shù)倍升采樣)、I＝4(整數(shù)倍升采樣)，如對圖4的S掃與光標處的A掃波形進行插值(插值前點數(shù)N＝390、插值后點數(shù)NX＝N·nF＝463、fs＝100MHz)。輸入?yún)?shù)NX、N、f(tn)(n＝0,1,…N-1)(原始樣點)，結合分段滑動三次Spline-Hermite插值求出端點導數(shù)y'i、y'i+1，由經定點化三次Hermite插值運算，輸出f(sn)(n＝0,1,…NX-1)?？梢钥闯觯琀ermite插值運算只需8個N'點分段滑動三次Spline-Hermite插值對應N'點卷積運算，需N'/2個DSP-block，故算法約需N'/2+8個DSP-block可實現(xiàn)f(tn)(n＝0,1,…N-1)→f(sn)(n＝0,1,…NX-1)數(shù)據(jù)拉伸效果。圖5為分段滑動三次Spline-Hermite插值法仿真與實現(xiàn)效果圖，信號Xin、In_en、Yout、Out_en分別對應輸入、輸入使能、輸出、輸出使能信號，輸入390樣點信號(時間差)、輸出463樣點信號(時間差)，實現(xiàn)樣點數(shù)390→463轉換、插值倍數(shù)nF＝1.1875仿真效果。輸入圖4中的A掃波形圖經過小數(shù)倍細插值nF后信號，進行4倍FIR多相內插升采樣仿真與實驗，圖6為任意4倍多相內插FIR濾波仿真與實現(xiàn)效果圖；圖中左、右圖分別為4相內插濾波ModelSim仿真圖、SignalTap實測波形圖，仿真與實際效果相一致。為觀察多相內插后宏觀效果，對4相速率fs信號合成1相速率4×fs信號，如圖7超聲回波信號內插前后效果圖所示，從峰值部分的局部放大圖可知，內插后信號(速率4×fs)比內插前信號(速率fs)具有更高的分辨力、光滑度。上述任意倍升采樣超聲相控陣信號分辨力提高方法，根據(jù)不同頻率探頭，用軟件重采樣方式提高采樣率，實現(xiàn)最優(yōu)化采樣來提高數(shù)字信號分辨力。實現(xiàn)上采用分段滑動三次Spline-Hermite多項式插值與多相FIR內插濾波技術相結合，對升采樣倍數(shù)實現(xiàn)兩次插值，所述步驟具體包括：①對不同頻率探頭回波根據(jù)采樣率fs確定，計算出軟件升采樣倍數(shù)γ，分解為γ＝nF·I模式，其中最小化nF、最大化I，易于多項式插值與內插濾波，最優(yōu)化方式實現(xiàn)多級升采樣；②數(shù)字內插升采樣部分，nF(nF為接近1浮點數(shù))倍內插通過分段滑動三次Spline-Hermite多項式插值法實現(xiàn)細插值，I(I為整數(shù))倍內插是通過多相內插濾波實現(xiàn)粗插值，采樣率fs提升為fs×nF×I，實現(xiàn)任意倍插值升采樣。任意倍升采樣超聲相控陣信號分辨力提高技術，通過數(shù)字升采樣方法提高數(shù)字分辨力實現(xiàn)最優(yōu)化采樣，其靈活性、精度高，易于FPGA實現(xiàn)。⑴研究針對超聲相控陣儀器探頭頻率多樣性提出最優(yōu)化采樣原理來提高數(shù)字分辨力，對不同的頻率探頭回波進行軟件重采樣，使采樣率與探頭頻率成固定的比例，實現(xiàn)最優(yōu)化采樣；⑵通過分析三次Spline多項式插值法特點(收斂性好，具有光滑度好、誤差小的特點)與三次Hermite多項式插值法特點(可通過設置插值節(jié)點導數(shù)而控制曲線收斂方向，使插值曲線的幅度偏差控制在一定范圍內)，提出小點數(shù)N'分段滑動三次Spline-Hermite多項式插值法，實驗可遞推出N'最佳適合值(超聲系統(tǒng)采樣率100MHz、帶寬0.5-15MHz時，N'＝7)，在運算量、精度、可實時性等方面有較大優(yōu)勢。⑶研究設計基于多項式插值、多相FIR內插濾波相結合的升采樣方法，對插值升采樣倍數(shù)γ進行γ＝nF·I分解(最小化nF、最大化I)，nF(為接近1浮點數(shù)nF)倍內插通過分段滑動三次Spline-Hermite多項式插值法實現(xiàn)細插值，整數(shù)I倍內插是通過多相內插濾波實現(xiàn)粗插值。通過兩次信號內插模式實現(xiàn)任意倍插值升采樣，具有很好的靈活性、可實施性。上述實施例基于多項式插值與多相內插濾波特點：多項式插值法屬于時域直接插值，使得插值節(jié)點值不變，具有信號局部完整性優(yōu)點，易實現(xiàn)任意倍小數(shù)插值，可看成是細插值；多相內插濾波為頻域插值，能保證插值后信號頻譜完整性，具有信號全局完整性的優(yōu)點，易實現(xiàn)任意倍整數(shù)插值，可看成是粗插值，通過多相內插技術，對升采樣后數(shù)據(jù)進行多相輸出，易于FPGA的快速數(shù)據(jù)處理，通過粗細插值模式能實現(xiàn)任意倍數(shù)的升采樣，減輕單一、單次升采樣算法對處理器性能過渡依賴，增強算法靈活性，以軟件方式提高超聲相控陣信號分辨力。雖然本發(fā)明所揭露的實施方式如上，但所述的內容只是為了便于理解本發(fā)明而采用的實施方式，并非用以限定本發(fā)明。任何本發(fā)明所屬
技術領域：
內的技術人員，在不脫離本發(fā)明所揭露的精神和范圍的前提下，可以在實施的形式上及細節(jié)上作任何的修改與變化，但本發(fā)明的專利保護范圍，仍須以所附的權利要求書所界定的范圍為準。當前第1頁1 2 3