本發(fā)明涉及一種時間頻率測量裝置，具體地說是一種ps級的時間頻率測量電路和測量方法。

背景技術：

目前比較常用的測量時間頻率的方法主要有多周期同步計數技術、模擬內差技術和游標內差技術等。多周期同步計數技術需要取10GHz的基準值，才能達到ps級的測量精度，但目前最快器件的計數速度也遠沒有達到這么快的速度，所以目前還不能通過無限制的提高基準頻率的方式來提高測量精度。模擬內插法實際所實現(xiàn)的擴展倍數k的準確值也難以得到，所以模擬內插技術要將測時精度提高很多的話，實現(xiàn)起來有很多的局限性。游標內差技術對時鐘頻率的穩(wěn)定度，要求極高，長期以來沒有得到實際的應用。

技術實現(xiàn)要素：

本發(fā)明的目的就是提供一種ps級的時間頻率測量電路和測量方法，以解決時間頻率測量精度不高的問題。

本發(fā)明的目的是這樣實現(xiàn)的：一種ps級的時間頻率測量電路，包括有：

電路通道，包括第一電路通道和第二電路通道，兩個電路通路分別與ECL邏輯控制電路相接，用于對被測信號進行阻抗耦合、交直流耦合、濾波、衰減、放大及整形的預處理；

ECL邏輯控制電路，分別與第一電路通道、第二電路通道、FBGA電路以及△t₁和△t₂提取電路相接，用于對經預處理后的信號的ECL電平進行邏輯控制和信號同步，并與FBGA電路配合，對經預處理后的信號的頻率、周期、時間間隔、正/負脈沖寬度、相位差、占空比、累加計數、上升沿和下降沿進行測量；

△t₁和△t₂提取電路，分別與ECL邏輯控制電路和積分-采樣電路相接，用于觸發(fā)信號邊沿，提取出信號內部的某一特定頻率的時鐘信號與同步處理后的閘門前沿的時間差信號△t₁以及該時鐘信號與閘門后沿的時間差信號△t₂；

積分-采樣電路，分別與ECL邏輯控制電路、△t₁和△t₂提取電路、ADC轉換電路和充積分電容相接，用于在△t₁和△t₂的脈沖信號到來時，控制積分電容通過恒流源放電△t₁和△t₂的時長；

ADC轉換電路，分別與積分-采樣電路和單片機控制電路相接，用于測量積分電容對應△t₁和△t₂時長的放電電量，并將使用某一特定頻率時鐘周期的一倍T₀和兩倍T₀的標準脈沖對應轉換為數字電壓量；

積分電容，分別與積分-采樣電路和恒流源電路相接，用于在恒流源電路的控制下進行△t₁和△t₂時長的放電；

恒流源電路，與積分電容相接，用于對積分電容進行充電，并控制積分電容進行△t₁和△t₂時長的放電；

FBGA電路，在FBGA芯片中設計包含有同步電路、計數器和邏輯控制電路；所述FBGA電路分別與ECL邏輯控制電路和單片機控制電路相接，用于與ECL邏輯控制電路配合，對經預處理后的信號的頻率、周期、時間間隔、正/負脈沖寬度、相位差、占空比、累加計數、上升沿和下降沿進行測量；

單片機控制電路，分別與FBGA電路、ADC轉換電路、鍵盤和顯示電路相接，用于控制恒流源電路的增益，計算△t₁和△t₂時長的對應時間量，采集最終的數字電壓量并計算得到精確的被測時間參量；以及

鍵盤和顯示電路，與單片機控制電路相接，用于實現(xiàn)人機交互，以設定系統(tǒng)功能和參數，并顯示測量結果。

本發(fā)明時間頻率測量電路是以模擬內差數字化的方法即時間-數字電壓量轉換結合系統(tǒng)統(tǒng)計校準的處理方式，實現(xiàn)ps級的高精度時間測量，通過高速ECL邏輯電路、高速ADC轉換芯片、高穩(wěn)定度的積分-采樣電路、高精度的電容、高穩(wěn)定的恒流源電路及精準的Δt₁和Δt₂提取技術，將時間量轉化為數字電壓量，從而實現(xiàn)將模擬內插法通過數字電路的方式來實現(xiàn)，使測量電路的實現(xiàn)方式簡潔、可靠。

本發(fā)明的目的還可這樣實現(xiàn)：一種ps級的時間頻率測量方法，包括以下步驟：

a、被測信號進入第一通道電路和第二通道電路，在兩個通道電路中進行阻抗匹配、交直流耦合、衰減、濾波及放大整形，處理成ECL電平信號；

b、經過通道電路處理的ECL電平信號進入ECL邏輯電路，并與ECL邏輯電路中的閘門電路所產生的閘門信號進行同步處理，并對其進行時間、頻率、周期、脈寬、頻率比、相位差、占空比各參數的測量；

c、通過△t₁和△t₂提取電路將通過ELC邏輯控制電路同步和處理后的信號，經過邏輯控制，提取出信號內部的某一特定頻率的時鐘信號與同步處理后的閘門前沿的時間差信號△t₁以及該時鐘信號與閘門后沿的時間差信號△t₂；

d、將△t₁和△t₂的脈沖信號送入積分-采樣電路，利用恒流源電路將積分電容充電至穩(wěn)定狀態(tài)，在△t₁和△t₂的脈沖信號到來時，通過積分-采樣電路準確控制積分電容通過恒流源電路放電△t₁和△t₂的時長，通過ADC轉換電路測量積分電容上的剩余電量得到對應△t₁和△t₂時長的放電電量；

e、設定內部使用某一特定頻率時鐘的周期為T₀，通過ECL邏輯控制電路及△t₁和△t₂提取電路，控制其產生內部時鐘為一倍T₀和兩倍T₀脈沖寬度的標準脈沖，同時將這兩個標準脈沖送入積分-采樣電路及后續(xù)電路，通過ADC轉換電路采集到對應的兩個數字電壓量；

f、利用單片機控制電路控制恒流源電路的增益，確保積分電容工作在其線性區(qū)域內，以保證△t₁、△t₂、一倍T₀、兩倍T₀所對應的數字電壓量存在線性比例關系，利用單片機控制電路計算得到△t₁和△t₂時長的對應時間量；

g、ECL邏輯控制電路處理產生的粗計數閘門時間送入FPGA電路，在FPGA內部設計實現(xiàn)被測信號和時鐘信號同時填充粗計數閘門，利用FPGA電路中的計數器同時記錄填充的被測信號和時鐘信號的個數；

h、利用單片機控制電路采集最終的數字電壓量和FPGA電路中的邏輯控制電路記錄的二進制個數，計算得到精確的被測時間參量。

在單片機控制電路的單片機中加入了系統(tǒng)統(tǒng)計校準與每次測量小校準相結合的校準方法。

所述系統(tǒng)統(tǒng)計校準包括對兩路通道電路進行的一致化校準、器件非線性校準、溫度漂移校準、失調電壓電流校準和系統(tǒng)觸發(fā)誤差校準。

把時間轉化為數字電壓量是本發(fā)明的核心，在系統(tǒng)被觸發(fā)之前，開關管處于截至狀態(tài)，精密積分電容通過電流源電路充電，使積分電容兩端保持一個固定的電壓。邏輯門輸出的時間間隔脈沖Start-to-Clock的前沿到來時，邏輯門導通，積分電容與電流源電路接通，開始以恒定的電流放電；當時間間隔脈沖Start-to-Clock的后沿到來時，邏輯門重新處于截止狀態(tài)，積分電容放電結束，此時積分電容上的電壓與時間間隔脈沖的寬度有簡單的線性關系。

在上述放電過程結束后，積分電容的電壓經過緩沖放大和采樣保持，保持在上一段時間，送到ADC轉換電路進行轉換，轉換結果由單片機控制電路讀取，并進行數值計算，即可得到高分辨率的時間間隔的值。當采用80MHz的時鐘作為參考信號時，每兩個時鐘脈沖的間隔是12.5ns。由于ADC轉換電路中的AD變換器是12位的，共有4096 bit，實現(xiàn)具體電路時，12.5ns的時間間隔變化占用4096 bit中的2/3，即2730 bit，這就意味著此時間－數字變換器的理論分辨率為12.5000ns/2730 ≈ 5ps/bit。

采用高速16位微處理器，控制全溫度范圍無失碼的12位逐次逼近型CMOS的A/D變換器，將時間量通過電路轉化為的模擬電壓量采樣過來，變化為數字編碼量。結合時間-電壓-數字編碼量之間的對應關系，即可得到準確的時間值。

在這個過程中，需要通過軟件控制對兩路通道進行一致化校準、器件非線性校準、溫度漂移校準、失調電壓電流校準、系統(tǒng)觸發(fā)誤差校準等，通過統(tǒng)計運算，設計各系統(tǒng)參量的校準方法，對系統(tǒng)統(tǒng)計校準，最終得以實現(xiàn)穩(wěn)定的、準確的ps級時間頻率的測量。

本發(fā)明時間頻率測量方法實現(xiàn)了極短時間量到數字電壓量再到數字時間量的轉換，通過在單片機中加入系統(tǒng)統(tǒng)計校準和每次測量小校準相結合的校準方法，確保整個系統(tǒng)在不同環(huán)境中準確、穩(wěn)定的工作。系統(tǒng)統(tǒng)計校準主要對各分立元器件、眾多不同變化參量對系統(tǒng)總的整體影響，而不是對每一元器件分別校準，簡化了設計流程，通過采集在不同工作狀態(tài)下的系統(tǒng)參數，實現(xiàn)系統(tǒng)統(tǒng)計校準。與此同時，在每一次的測量中加入小校準，避免了器件、環(huán)境等的實時因素對測量的影響。兩者相輔相成，確保了最終ps級測量結果的實現(xiàn)。

本發(fā)明時間頻率測量方法結合多周期同步與模擬內差的測量方法，創(chuàng)造出更便于實現(xiàn)、更加簡潔、測量精度更高的數字化方法，對高精度的時間頻率測量具有積極地推動作用。相對于傳統(tǒng)測試方法，對硬件的要求大幅降低，更便于通用性的設計。

附圖說明

圖1是本發(fā)明時間頻率測量電路的電路結構框圖。

具體實施方式

實施例1

如圖1所示，本發(fā)明時間頻率測量電路包括電路通道、ECL邏輯控制電路、△t₁和△t₂提取電路、積分-采樣電路、ADC轉換電路、積分電容、恒流源電路、FBGA電路、單片機控制電路以及鍵盤和顯示電路等部分。

其中，電路通道包括第一電路通道和第二電路通道，兩個電路通路的輸入端分別連接被測信號，兩個電路通路的輸出端分別與ECL邏輯控制電路相接；所述電路通道用于對被測信號進行阻抗耦合、交直流耦合、濾波、衰減、放大及整形的預處理。

ECL邏輯控制電路的輸入端分別與第一電路通道和第二電路通道相接，ECL邏輯控制電路的輸出端分別與FBGA電路、△t₁和△t₂提取電路相接。ECL邏輯控制電路用于對經預處理后的信號的ECL電平進行邏輯控制和信號同步，并與FBGA電路配合，對經預處理后的信號的頻率、周期、時間間隔、正/負脈沖寬度、相位差、占空比、累加計數、上升沿和下降沿進行測量。

△t₁和△t₂提取電路的輸入端與ECL邏輯控制電路相接，△t₁和△t₂提取電路的輸出端與積分-采樣電路相接?！鱰₁和△t₂提取電路用于觸發(fā)信號邊沿，提取出信號內部的某一特定頻率的時鐘信號與同步處理后的閘門前沿的時間差信號△t₁以及該時鐘信號與閘門后沿的時間差信號△t₂。

積分-采樣電路的輸入端分別與ECL邏輯控制電路、△t₁和△t₂提取電路相接，積分-采樣電路的輸出端分別與ADC轉換電路和充積分電容相接。積分-采樣電路用于在△t₁和△t₂的脈沖信號到來時，控制積分電容通過恒流源放電△t₁和△t₂的時長。

ADC轉換電路的輸入端與積分-采樣電路相接，ADC轉換電路的輸入/輸出端與單片機控制電路相接。ADC轉換電路用于測量積分電容對應△t₁和△t₂時長的放電電量，并將使用某一特定頻率時鐘周期的一倍T₀和兩倍T₀的標準脈沖對應轉換為數字電壓量。

恒流源電路的輸出端與積分電容相接，一方面對積分電容進行充電，另一方面控制積分電容進行△t₁和△t₂時長的放電。

FBGA電路是在FBGA芯片中設計包含有同步電路、計數器和邏輯控制電路。所述FBGA電路分別與ECL邏輯控制電路和單片機控制電路相接，用于與ECL邏輯控制電路配合，對經預處理后的信號的頻率、周期、時間間隔、正/負脈沖寬度、相位差、占空比、累加計數、上升沿和下降沿進行測量。

單片機控制電路分別與FBGA電路、ADC轉換電路、鍵盤和顯示電路相接，用于控制恒流源電路的增益，計算△t₁和△t₂時長的對應時間量，采集最終的數字電壓量并計算得到精確的被測時間參量。在單片機中設置有系統(tǒng)統(tǒng)計校準與每次測量小校準處理軟件。

鍵盤和顯示電路與單片機控制電路相接，用于實現(xiàn)人機交互，以設定系統(tǒng)功能和參數，并顯示測量結果。

實施例2：

參考圖1所示，本發(fā)明時間頻率測量方法包括以下步驟：

1、被測信號進入第一通道電路和第二通道電路，這兩個通道電路在理論上是完全一致的，在兩個通道電路中進行阻抗匹配、交直流耦合、衰減、濾波及放大整形等處理，使處理好的信號成為ECL電平信號。

2、經過通道電路處理的ECL電平信號進入ECL邏輯電路，并與ECL邏輯電路中的閘門電路所產生的閘門信號進行同步處理，并對其進行時間、頻率、周期、脈寬、頻率比、相位差、占空比各參數的測量。因為ECL邏輯電路傳輸延遲小，抗干擾能力強，工作速度高，可很好保證后續(xù)測量功能實現(xiàn)的準確性和可靠性，所以在此選擇ECL邏輯電路處理相關邏輯功能。

3、通過△t₁和△t₂提取電路將通過ELC邏輯控制電路同步和處理后的信號，經過邏輯控制，提取出信號內部的某一特定頻率的時鐘信號與同步處理后的閘門前沿的時間差信號△t₁以及該時鐘信號與閘門后沿的時間差信號△t₂。

4、將△t₁和△t₂的脈沖信號送入積分-采樣電路，利用恒流源電路將積分電容充電至穩(wěn)定狀態(tài)，在△t₁和△t₂的脈沖信號到來時，通過積分-采樣電路準確控制積分電容通過恒流源電路放電△t₁和△t₂的時長，通過ADC轉換電路測量積分電容上的剩余電量即可得到對應△t₁和△t₂時長的放電電量。

5、設定內部使用90MHz時鐘的周期為T₀，通過ECL邏輯控制電路及△t₁和△t₂提取電路，控制其產生內部時鐘的一倍T₀和兩倍T₀脈沖寬度的標準脈沖，同時將這兩個標準脈沖送入積分-采樣電路及后續(xù)電路，通過ADC轉換電路采集到對應的兩個數字電壓量。

6、利用單片機控制電路控制恒流源電路的增益，確保積分電容工作在其線性區(qū)域內，進而保證△t₁、△t₂、一倍T₀、兩倍T₀所對應的數字電壓量存在線性比例關系，利用單片機控制電路中的16位單片機即可計算得到△t₁和△t₂時長的對應時間量，實現(xiàn)了極短時間量到數字電壓量再到數字時間量的轉換。

7、ECL邏輯控制電路處理產生的粗計數閘門時間送入FPGA電路，在FPGA內部設計實現(xiàn)被測信號和時鐘信號同時填充粗計數閘門，利用FPGA電路中的計數器同時記錄填充的被測信號和時鐘信號的個數；

8、利用單片機控制電路采集最終的數字電壓量和FPGA電路中的邏輯控制電路記錄的二進制個數，由單片機計算得到精確的被測時間參量。

在測量中，所有構成整個測量系統(tǒng)的元器件均會存在溫漂、離散性、電壓失調、外部和自身干擾、通道不一致、線性器件非線性等問題，這些都會影響最終測量結果的精確性和穩(wěn)定性。

所以，在單片機控制電路的單片機中加入了系統(tǒng)統(tǒng)計校準和每次測量小校準相結合的軟件校準方法，以確保整個系統(tǒng)在不同環(huán)境中準確、穩(wěn)定的工作。系統(tǒng)統(tǒng)計校準主要對各分立元器件、眾多不同變化參量對系統(tǒng)總的整體影響，而不是對每一元器件分別校準，通過采集在不同工作狀態(tài)下的系統(tǒng)參數，實現(xiàn)系統(tǒng)統(tǒng)計校準。與此同時，在每一次的測量中加入小校準，避免了器件、環(huán)境等的實時因素對測量的影響。兩者相輔相成，確保了最終ps級測量結果的實現(xiàn)。