本發(fā)明涉及芯片測(cè)試領(lǐng)域，尤其涉及一種芯片測(cè)試板及芯片測(cè)試的方法。

背景技術(shù)：

芯片指內(nèi)含集成電路的硅片，體積很小，常常是計(jì)算機(jī)或其他電子設(shè)備的一部分。隨著消費(fèi)類電子產(chǎn)品中芯片體積越來越小，成本壓力越來越高，晶圓級(jí)芯片封裝(WLCSP，Wafer lever Chip Scale Packaging)將越來越多的應(yīng)用到芯片產(chǎn)品中。芯片復(fù)雜度高，為了保證出廠的芯片可靠性，需要在出廠前進(jìn)行測(cè)試以確保功能完整性等，而芯片作為一個(gè)大規(guī)模生產(chǎn)的東西，大規(guī)模自動(dòng)化測(cè)試是較佳的解決辦法。

固態(tài)技術(shù)協(xié)會(huì)標(biāo)準(zhǔn)組織(JEDEC)的測(cè)試標(biāo)準(zhǔn)中，都是使用假片和菊花鏈(daisy-chain)技術(shù)來完成板級(jí)可靠性測(cè)試。該技術(shù)只能做到對(duì)焊錫球(也叫焊點(diǎn))的測(cè)試，本質(zhì)上就是對(duì)電阻的測(cè)試，即將芯片(假片)所有的焊錫球和印制電路板(PCB，Printed circuit board)的焊盤連接起來測(cè)試電阻，當(dāng)電阻發(fā)生變化時(shí)，超過一定閾值，即認(rèn)為該芯片在測(cè)試中被損壞。

該方案只能做到對(duì)焊錫球的測(cè)試，對(duì)于晶圓級(jí)芯片封裝的芯片，在測(cè)試過程中，晶圓級(jí)芯片封裝的芯片的內(nèi)部電路可能先于焊錫球損壞，這種情況下，現(xiàn)有的JEDEC測(cè)試方案不能檢測(cè)出是否芯片內(nèi)部電路已經(jīng)損壞。

ATE(Auto Test Equipment，自動(dòng)測(cè)試設(shè)備)技術(shù)是針對(duì)芯片進(jìn)行快速測(cè)試的技術(shù)，但是現(xiàn)有的ATE測(cè)試技術(shù)復(fù)雜且成本較高。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明實(shí)施例提供了一種芯片測(cè)試板，避免對(duì)待測(cè)試芯片結(jié)構(gòu)的破壞并降低成本。

本發(fā)明實(shí)施例的第一方面提供一種芯片測(cè)試板，包括：基板和傳輸線，該傳輸線位于基板內(nèi)部；在所述基板的頂面設(shè)置有用于連接待測(cè)試芯片的第一連接點(diǎn)，在所述基板的底面設(shè)置有用于連接測(cè)試頂針的第二連接點(diǎn)，所述第一連接點(diǎn)與所述第二連接點(diǎn)之間通過所述傳輸線連接，且所述傳輸線在所述基板中彎折；其中所述傳輸線從所述測(cè)試頂針接收測(cè)試所需的激勵(lì)，所述激勵(lì)通過所述第二連接點(diǎn)接收，并通過所述第一連接點(diǎn)向所述待測(cè)試芯片傳輸所述激勵(lì)；或者，所述傳輸線從所述待測(cè)試芯片接收目標(biāo)輸出結(jié)果，所述目標(biāo)輸出結(jié)果通過所述第一連接點(diǎn)接收，以及通過所述第二連接點(diǎn)向所述測(cè)試頂針傳輸所述目標(biāo)輸出結(jié)果，所述目標(biāo)輸出結(jié)果是根據(jù)所述待測(cè)試芯片接收的所述激勵(lì)得到?？梢钥闯觯撔酒瑴y(cè)試板的傳輸線在所述基板中彎折，避免了測(cè)試頂針對(duì)待測(cè)試芯片結(jié)構(gòu)的破壞。

可選地，第一方面中提到的任一連接點(diǎn)是焊錫球。

可選地，所述基板是PCB。

可選地，所述芯片測(cè)試板中的所述傳輸線有多個(gè)，與所述多個(gè)傳輸線對(duì)應(yīng)的所述第一連接點(diǎn)、所述第二連接點(diǎn)和所述測(cè)試頂針也有多個(gè)。用于傳輸所述激勵(lì)的測(cè)試頂針和用于傳輸所述目標(biāo)輸出結(jié)果的測(cè)試頂針是多個(gè)測(cè)試頂針中不同的測(cè)試頂針。

結(jié)合本發(fā)明實(shí)施例的第一方面，在本發(fā)明實(shí)施例第一方面的第一種實(shí)現(xiàn)方式中，所述傳輸線包括：由所述彎折所導(dǎo)致的依次連接的第一導(dǎo)電柱、導(dǎo)電轉(zhuǎn)換層和第二導(dǎo)電柱，所述第一導(dǎo)電柱與所述第二導(dǎo)電柱不在同一直線上；所述第一導(dǎo)電柱在所述導(dǎo)電轉(zhuǎn)換層上方，所述第二導(dǎo)電柱在所述導(dǎo)電轉(zhuǎn)換層下方；所述第一導(dǎo)電柱貫穿所述基板的至少一個(gè)第一層，所述第二導(dǎo)電柱貫穿所述基板的至少一個(gè)第二層，所述至少一個(gè)第一層位于所述導(dǎo)電轉(zhuǎn)換層上方，所述至少一個(gè)第二層位于所述導(dǎo)電轉(zhuǎn)換層下方?？梢钥闯觯撔酒瑴y(cè)試板的傳輸線包括不在同一直線上的第一導(dǎo)電柱和第二導(dǎo)電柱及導(dǎo)電轉(zhuǎn)換層，該結(jié)構(gòu)設(shè)計(jì)避免了測(cè)試頂針的應(yīng)力直接傳遞到待測(cè)試芯片上，避免了測(cè)試頂針對(duì)待測(cè)試芯片結(jié)構(gòu)的破壞。

結(jié)合本發(fā)明實(shí)施例的第一方面至第一方面的第一種實(shí)現(xiàn)方式中的任一實(shí)現(xiàn)方式，在本發(fā)明實(shí)施例第一方面的第二種實(shí)現(xiàn)方式中，所述第一導(dǎo)電柱和所述第二導(dǎo)電柱中至少一個(gè)與所述導(dǎo)電轉(zhuǎn)換層大致呈90度彎折?？梢钥闯觯搹澱墼O(shè)計(jì)避免了測(cè)試頂針的應(yīng)力直接傳遞到待測(cè)試芯片上，避免了測(cè)試頂針對(duì)待測(cè)試芯片結(jié)構(gòu)的破壞。

本發(fā)明實(shí)施例的第二方面提供一種測(cè)試裝置，包括第一方面至第一方面的第二種實(shí)現(xiàn)方式中任一項(xiàng)所述的芯片測(cè)試板和所述待測(cè)試芯片，所述芯片測(cè)試板用于承載所述待測(cè)試芯片?？梢钥闯?，實(shí)現(xiàn)了對(duì)芯片測(cè)試板和待測(cè)試芯片同時(shí)檢測(cè)，不用單獨(dú)拆下芯片進(jìn)行檢測(cè)，簡(jiǎn)化了檢測(cè)步驟，避免對(duì)待測(cè)試芯片的二次破壞。

本發(fā)明實(shí)施例的第三方面提供一種芯片測(cè)試系統(tǒng)，所述芯片測(cè)試系統(tǒng)包括：如第二方面所述的測(cè)試裝置和芯片測(cè)試平臺(tái)；所述芯片測(cè)試平臺(tái)包括芯片測(cè)試套件和芯片測(cè)試機(jī)臺(tái)；所述芯片測(cè)試套件包括芯片測(cè)試套件底座和芯片測(cè)試套件上蓋；所述芯片測(cè)試套件上蓋用于將所述測(cè)試裝置固定在所述芯片測(cè)試套件底座；所述芯片測(cè)試套件底座的頂面設(shè)置有測(cè)試頂針，所述測(cè)試頂針頂?shù)剿龅诙B接點(diǎn)；其中所述芯片測(cè)試機(jī)臺(tái)用于產(chǎn)生所述激勵(lì)或接收所述目標(biāo)輸出結(jié)果，所述測(cè)試頂針用于將所述激勵(lì)從所述芯片測(cè)試機(jī)臺(tái)傳輸至所述待測(cè)試芯片或者將所述目標(biāo)輸出結(jié)果從所述待測(cè)試芯片傳輸至所述芯片測(cè)試機(jī)臺(tái)，該傳輸過程經(jīng)由所述傳輸線傳輸。可以看出，該芯片測(cè)試系統(tǒng)通過改進(jìn)后的所述測(cè)試裝置，在保護(hù)待測(cè)試芯片的基礎(chǔ)上對(duì)待測(cè)試芯片進(jìn)行檢測(cè)。

結(jié)合本發(fā)明實(shí)施例的第三方面，在本發(fā)明實(shí)施例第三方面的第一種實(shí)現(xiàn)方式中，所述芯片測(cè)試套件底座是可拆卸于所述芯片測(cè)試機(jī)臺(tái)的?？梢钥闯觯撔酒瑴y(cè)試系統(tǒng)通過改進(jìn)后的所述測(cè)試裝置，在保護(hù)待測(cè)試芯片的基礎(chǔ)上對(duì)待測(cè)試芯片進(jìn)行檢測(cè)。

結(jié)合本發(fā)明實(shí)施例的第三方面至第三方面的第一種實(shí)現(xiàn)方式中的任一實(shí)現(xiàn)方式，在本發(fā)明實(shí)施例第三方面的第二種實(shí)現(xiàn)方式中，所述芯片測(cè)試機(jī)臺(tái)用于對(duì)所述芯片測(cè)試板進(jìn)行周期性測(cè)試，并根據(jù)每個(gè)周期內(nèi)產(chǎn)生的所述激勵(lì)和接收的所述目標(biāo)輸出結(jié)果確定所述待測(cè)試芯片是否失效?？梢钥闯?，該芯片測(cè)試系統(tǒng)通過改進(jìn)后的所述測(cè)試裝置，在保護(hù)待測(cè)試芯片的基礎(chǔ)上對(duì)待測(cè)試芯片進(jìn)行檢測(cè)。

結(jié)合本發(fā)明實(shí)施例第三方面的第二種實(shí)現(xiàn)方式，在本發(fā)明實(shí)施例第三方面的第三種實(shí)現(xiàn)方式中，所述芯片測(cè)試機(jī)臺(tái)包括：處理器，用于將所述目標(biāo)輸出結(jié)果與預(yù)置輸出結(jié)果進(jìn)行對(duì)比；當(dāng)所述目標(biāo)輸出結(jié)果未達(dá)到預(yù)置輸出結(jié)果時(shí)，所述處理器確定所述待測(cè)試芯片失效。可以看出，該芯片測(cè)試系統(tǒng)通過改進(jìn)后的所述測(cè)試裝置，在保護(hù)待測(cè)試芯片的基礎(chǔ)上對(duì)待測(cè)試芯片進(jìn)行檢測(cè)。

結(jié)合本發(fā)明實(shí)施例的第三方面的第二種實(shí)現(xiàn)方式或第三種實(shí)現(xiàn)方式，在本發(fā)明實(shí)施例第三方面的第四種實(shí)現(xiàn)方式中，所述芯片測(cè)試機(jī)臺(tái)用于通過模擬自動(dòng)測(cè)試設(shè)備ATE來執(zhí)行所述的周期性測(cè)試?？梢钥闯?，該芯片測(cè)試系統(tǒng)通過改進(jìn)后的所述測(cè)試裝置，在保護(hù)待測(cè)試芯片的基礎(chǔ)上對(duì)待測(cè)試芯片進(jìn)行檢測(cè)。

本發(fā)明實(shí)施例的第四方面提供一種芯片測(cè)試方法，用于對(duì)如第二方面所述的測(cè)試裝置執(zhí)行測(cè)試，其特征在于，包括：通過頂?shù)剿龅诙B接點(diǎn)的測(cè)試頂針向所述待測(cè)試芯片施加所述激勵(lì)或從所述待測(cè)試芯片接收所述目標(biāo)輸出結(jié)果以對(duì)所述芯片測(cè)試板進(jìn)行周期性測(cè)試，并根據(jù)每個(gè)周期內(nèi)產(chǎn)生的所述激勵(lì)和接收的所述目標(biāo)輸出結(jié)果確定所述待測(cè)試芯片是否失效?？梢钥闯?，細(xì)化了所述芯片測(cè)試平臺(tái)對(duì)所述芯片測(cè)試板的檢測(cè)過程，向量掃描測(cè)試能夠全面檢測(cè)芯片是否受損。

從以上技術(shù)方案可以看出，本發(fā)明實(shí)施例具有以下優(yōu)點(diǎn)：本發(fā)明實(shí)施例中，芯片測(cè)試板包括：基板和位于基板內(nèi)部的傳輸線。由于所述傳輸線在所述基板中彎折，在執(zhí)行所述芯片測(cè)試時(shí)，來自測(cè)試頂針的應(yīng)力不會(huì)被直接施加到芯片上，避免了對(duì)待測(cè)試芯片結(jié)構(gòu)的破壞，并且該方案實(shí)現(xiàn)簡(jiǎn)單，可降低成本。

附圖說明

圖1為菊花鏈測(cè)試的物理連接結(jié)構(gòu)示意圖；

圖2為菊花鏈測(cè)試的通電回路示意圖；

圖3為本發(fā)明實(shí)施例中的芯片測(cè)試板一個(gè)實(shí)施例示意圖；

圖4為本發(fā)明實(shí)施例中的芯片測(cè)試板另一個(gè)實(shí)施例示意圖；

圖5為本發(fā)明實(shí)施例中的芯片測(cè)試系統(tǒng)的一個(gè)實(shí)施例示意圖；

圖6為本發(fā)明實(shí)施例中芯片測(cè)試的方法一個(gè)實(shí)施例示意圖；

圖7為本發(fā)明實(shí)施例中芯片測(cè)試的方法另一個(gè)實(shí)施例示意圖；

圖8為本發(fā)明實(shí)施例中的芯片測(cè)試套件固定芯片測(cè)試板的一個(gè)示意圖；

圖9為本發(fā)明實(shí)施例中的芯片測(cè)試套件固定芯片測(cè)試板的另一個(gè)示意圖。

具體實(shí)施方式

本發(fā)明實(shí)施例提供了一種芯片測(cè)試板，用于避免對(duì)待測(cè)試芯片結(jié)構(gòu)的破壞，并易于實(shí)現(xiàn)和降低成本。

本發(fā)明的說明書和權(quán)利要求書及上述附圖中的術(shù)語“第一”、“第二”、“第三”、“第四”等(如果存在)是用于區(qū)別類似的對(duì)象，而不必用于描述特定的順序或先后次序。應(yīng)該理解這樣使用的數(shù)據(jù)在適當(dāng)情況下可以互換，以便這里描述的實(shí)施例能夠以除了在這里圖示或描述的內(nèi)容以外的順序?qū)嵤４送?，術(shù)語“包括”或“具有”及其任何變形，意圖在于覆蓋不排他的包含，例如，包含了一系列步驟或單元的過程、方法、系統(tǒng)、產(chǎn)品或設(shè)備不必限于清楚地列出的那些步驟或單元，而是可包括沒有清楚地列出的或?qū)τ谶@些過程、方法、產(chǎn)品或設(shè)備固有的其它步驟或單元。

圖1所示為菊花鏈測(cè)試的物理連接結(jié)構(gòu)，焊錫球位于芯片和基板之間，焊錫球?qū)⑿酒突暹B接起來，構(gòu)成一個(gè)通電回路，該回路可以包括輸入和輸出。具體地，芯片可以通過SMT(Surface mounted technology，表面貼裝技術(shù))通過焊錫球耦合于基板?；謇缈梢允荘CB。

圖2為芯片與基板構(gòu)成的通電回路的示意圖。每個(gè)圓圈代表一個(gè)或多個(gè)焊錫球，通電回路包括多個(gè)焊錫球，輸入到輸出的信號(hào)變化可反映被測(cè)芯片是否損壞。圖2是圖1的基板的俯視圖，圖1則是圖2的側(cè)視圖。例如，輸入可以接收測(cè)試激勵(lì)，即測(cè)試輸入信號(hào)；輸出可以用于輸出測(cè)試結(jié)果，即目標(biāo)輸出結(jié)果。如何通過激勵(lì)和測(cè)試結(jié)果確定所述待測(cè)試的芯片是否失效具體可參考后面實(shí)施例的描述。

請(qǐng)參閱圖3，本發(fā)明實(shí)施例中芯片測(cè)試板的一個(gè)實(shí)施例包括：基板301和位于基板內(nèi)部的傳輸線302；基板301的頂面設(shè)置有第一連接點(diǎn)303，第一連接點(diǎn)303用于連接待測(cè)試芯片，基板301的底面設(shè)置有第二連接點(diǎn)304，第二連接點(diǎn)304用于連接測(cè)試頂針，第一連接點(diǎn)303與第二連接點(diǎn)304處于不同直線上。需要注意，頂面和底面是相對(duì)的概念，分別是基板301上相對(duì)的兩個(gè)面。

傳輸線302一端與第一連接點(diǎn)303連接，另一端與第二連接點(diǎn)304連接，且傳輸線302在基板301中彎折，以使得待測(cè)試芯片與測(cè)試頂針電連接。如圖3所示，第一連接點(diǎn)303與第二連接點(diǎn)304處于不同直線上，使得傳輸線302不是一條直線，而是一條被彎折的線，具體請(qǐng)參見圖3或4。

本實(shí)施例中，由于傳輸線302在基板301中彎折，在執(zhí)行所述芯片測(cè)試時(shí)，來自測(cè)試頂針的應(yīng)力不會(huì)被直接施加到芯片上，避免了對(duì)待測(cè)試芯片結(jié)構(gòu)的破壞，并且該方案實(shí)現(xiàn)簡(jiǎn)單，可降低成本。

所述芯片測(cè)試板中的所述傳輸線302有多個(gè)，與所述多個(gè)傳輸線302對(duì)應(yīng)的所述第一連接點(diǎn)303、所述第二連接點(diǎn)304和所述測(cè)試頂針也有多個(gè)。用于傳輸所述激勵(lì)的測(cè)試頂針和用于傳輸所述目標(biāo)輸出結(jié)果的測(cè)試頂針是不同的測(cè)試頂針。具體可參照?qǐng)D2的示意，其中輸入對(duì)應(yīng)的第一連接點(diǎn)303用于傳輸所述激勵(lì)，與輸出對(duì)應(yīng)的第一連接點(diǎn)303用于傳輸所述目標(biāo)輸出結(jié)果，二者接觸不同的測(cè)試頂針。

為便于理解，在圖3的基礎(chǔ)上，下面對(duì)本發(fā)明實(shí)施例中的芯片測(cè)試板的各部分進(jìn)行詳細(xì)描述，如圖4所示，本發(fā)明實(shí)施例中芯片測(cè)試板的另一個(gè)實(shí)施例包括：基板301和位于基板內(nèi)部的傳輸線302；基板301的頂面設(shè)置有第一連接點(diǎn)303，第一連接點(diǎn)303用于連接待測(cè)試芯片，基板301的底面設(shè)置有第二連接點(diǎn)304，第二連接點(diǎn)304用于連接測(cè)試頂針，第一連接點(diǎn)303與第二連接點(diǎn)304處于不同直線上；其中傳輸線302包括：依次連接的第一導(dǎo)電柱3021、導(dǎo)電轉(zhuǎn)換層3022和第二導(dǎo)電柱3023；導(dǎo)電轉(zhuǎn)換層3022與第一導(dǎo)電柱3021或第二導(dǎo)電柱3023之間可以成任意角度，例如90度。在一個(gè)實(shí)現(xiàn)方式中，導(dǎo)電轉(zhuǎn)換層3022可以是沿水平方向的，第一導(dǎo)電柱3021和第二導(dǎo)電柱3023可以是沿垂直方向的，使得所述彎折呈大致90度。大致90度可以是包括90度的一個(gè)角度范圍，如85度至95度之間的任一角度都可被視為是大致90度，只要能實(shí)現(xiàn)本實(shí)施例，本領(lǐng)域技術(shù)人員可以對(duì)所需工藝參數(shù)做適當(dāng)調(diào)整。

導(dǎo)電轉(zhuǎn)換層3022的頂面設(shè)置有第三連接點(diǎn)305，導(dǎo)電轉(zhuǎn)換層3022的底面設(shè)置有第四連接點(diǎn)306，第三連接點(diǎn)305與第四連接點(diǎn)306處于不同直線上；第一導(dǎo)電柱3021一端與第一接點(diǎn)連接303，另一端與第三連接點(diǎn)305連接；第二導(dǎo)電柱3023一端與第二連接點(diǎn)304連接，另一端與第四接點(diǎn)306連接。第一導(dǎo)電柱3021貫穿基板301的至少一個(gè)第一層，第二導(dǎo)電柱3023貫穿基板301的至少一個(gè)第二層，該至少一個(gè)第一層與至少一個(gè)第二層是不同的層，該導(dǎo)電轉(zhuǎn)換層位于至少一個(gè)第一層與至少一個(gè)第二層之間，使得所述第一導(dǎo)電柱3021和所述第二導(dǎo)電柱3023不位于同一直線上即可。例如，基板301從上到下可以分為9層，第二導(dǎo)電柱3023位于第1層至5層，第一導(dǎo)電柱3021可以位于第6層至9層。導(dǎo)電轉(zhuǎn)換層3022位于第5層和第6層之間，形成一個(gè)橫向的連接。

上面對(duì)本發(fā)明實(shí)施例中芯片測(cè)試板進(jìn)行了描述，下面對(duì)本發(fā)明實(shí)施例中的芯片測(cè)試系統(tǒng)進(jìn)行描述，在圖3或4的基礎(chǔ)上，請(qǐng)進(jìn)一步參閱圖5，并可以一并參閱圖8和圖9，本發(fā)明實(shí)施例中芯片測(cè)試系統(tǒng)包括：待測(cè)試芯片501、芯片測(cè)試板502、芯片測(cè)試平臺(tái)503。芯片測(cè)試平臺(tái)503包括芯片測(cè)試套件5031和與其耦合的芯片測(cè)試機(jī)臺(tái)5032；芯片測(cè)試套件5031包括芯片測(cè)試套件底座50311和芯片測(cè)試套件上蓋50312；芯片測(cè)試套件上蓋50312用于將承載有待測(cè)試芯片501的芯片測(cè)試板502固定在芯片測(cè)試套件底座50311；測(cè)試頂針504位于芯片測(cè)試套件底座50311頂面，測(cè)試頂針504頂?shù)叫酒瑴y(cè)試板502的傳輸線302，具體是頂?shù)降诙B接點(diǎn)304，以使得芯片測(cè)試機(jī)臺(tái)5032與待測(cè)試芯片501電連接。芯片測(cè)試套件底座50311可以是socket。在本發(fā)明實(shí)施例中，針對(duì)不同的芯片測(cè)試板502，可以設(shè)計(jì)不同的socket，使得socket可以連著芯片測(cè)試板502一起對(duì)芯片進(jìn)行測(cè)試。例如，芯片測(cè)試套件底座50311是可拆卸于所述芯片測(cè)試機(jī)臺(tái)的5032，便于對(duì)芯片測(cè)試套件底座50311針對(duì)不同的待測(cè)試芯片501和芯片測(cè)試板502進(jìn)行定制，實(shí)現(xiàn)更加靈活?？蛇x地，芯片測(cè)試套件上蓋50312也是可拆卸于所述芯片測(cè)試機(jī)臺(tái)的5032的?？蛇x地，待測(cè)試芯片501和芯片測(cè)試板502可以形成一個(gè)測(cè)試裝置，其作為一個(gè)整體可以從芯片測(cè)試套件底座50311上可靈活地拆卸。

芯片測(cè)試機(jī)臺(tái)5032可以是由FPGA(可編程邏輯門陣列)搭建的高速信號(hào)檢測(cè)板，他的作用是模擬ATE的做法來執(zhí)行周期性測(cè)試，將所需要的預(yù)置激勵(lì)注入到待測(cè)試芯片501中，并且監(jiān)控測(cè)試輸出(即目標(biāo)輸出結(jié)果)，將測(cè)試輸出同預(yù)置輸出結(jié)果進(jìn)行對(duì)比，從而來判斷芯片是否失效。相比傳統(tǒng)ATE機(jī)臺(tái)，本測(cè)試方案成本低。上圖3或4中的每個(gè)連接點(diǎn)可以是前文所述的焊錫球。

上面對(duì)本發(fā)明實(shí)施例中芯片測(cè)試板及芯片測(cè)試系統(tǒng)進(jìn)行了描述，下面對(duì)本發(fā)明實(shí)施例中的芯片測(cè)試的方法進(jìn)行描述，請(qǐng)參閱圖6，芯片測(cè)試板被固定在芯片測(cè)試套件上進(jìn)行測(cè)試，固定前后的狀態(tài)如圖8、圖9所示。本發(fā)明實(shí)施例中芯片測(cè)試的方法一個(gè)實(shí)施例包括：

601、通過芯片測(cè)試板502承載待測(cè)試芯片501，并對(duì)芯片測(cè)試板502進(jìn)行周期性試驗(yàn)。

將待測(cè)試芯片501固定在芯片測(cè)試板502上后，根據(jù)不同的試驗(yàn)條件對(duì)承載有待測(cè)試芯片的芯片測(cè)試板進(jìn)行周期性的試驗(yàn)。在實(shí)際應(yīng)用中，芯片測(cè)試條件有多種情況，下面僅以幾個(gè)例子進(jìn)行說明，實(shí)際實(shí)施中可以不局限于一下下面的示例。

A、當(dāng)待測(cè)試芯片501在跌落測(cè)試條件下進(jìn)行試驗(yàn)時(shí)，通過芯片測(cè)試板502承載待測(cè)試芯片501，并對(duì)芯片測(cè)試板502進(jìn)行周期性試驗(yàn)：

(1)在芯片測(cè)試板502上固定至少一片待測(cè)試芯片501，芯片測(cè)試板502與待測(cè)試芯片501包括不點(diǎn)膠處理和點(diǎn)膠處理兩種情況。優(yōu)選的，芯片測(cè)試板501上固定4片待測(cè)試芯片501，該芯片測(cè)試板的尺寸為103×52×0.65mm，螺釘孔距40×93mm，芯片測(cè)試板501使用環(huán)氧板FR-4材質(zhì)并進(jìn)行有機(jī)保焊膜工藝處理。在本實(shí)施例中，點(diǎn)膠處理是一種對(duì)基板上SMT的芯片增加膠水來增強(qiáng)抗跌落應(yīng)力的工藝方法。

(2)針對(duì)不點(diǎn)膠處理的芯片測(cè)試板502和點(diǎn)膠處理的芯片測(cè)試板502分別取相同預(yù)置片數(shù)的待測(cè)試芯片501進(jìn)行試驗(yàn)。優(yōu)選的，點(diǎn)膠處理的待測(cè)試芯片501和不點(diǎn)膠處理的待測(cè)試芯片501分別取36片進(jìn)行試驗(yàn)。

(3)在預(yù)設(shè)的跌落條件和跌落方向下，做待測(cè)試芯片501朝下的一面的跌落試驗(yàn)。優(yōu)選的，跌落條件：最大加速度為1500G，脈沖持續(xù)時(shí)間為1.0ms。

(4)對(duì)芯片測(cè)試板502進(jìn)行試驗(yàn)，試驗(yàn)到待測(cè)試芯片501跌壞為止。

B、當(dāng)待測(cè)試芯片501在溫循測(cè)試條件下進(jìn)行試驗(yàn)時(shí)，通過芯片測(cè)試板502承載待測(cè)試芯片501，并對(duì)芯片測(cè)試板502進(jìn)行周期性試驗(yàn)：

(1)在芯片測(cè)試板502上固定至少一片待測(cè)試芯片501，該芯片測(cè)試板502與待測(cè)試芯片501包括不點(diǎn)膠處理和點(diǎn)膠處理兩種情況。優(yōu)選的，芯片測(cè)試板502上固定4片待測(cè)試芯片501，該芯片測(cè)試板502的尺寸根據(jù)溫循機(jī)臺(tái)大小進(jìn)行調(diào)節(jié)，具體此處不做限定。芯片測(cè)試板502使用環(huán)氧板FR-4材質(zhì)并進(jìn)行有機(jī)保焊膜工藝處理。

(2)針對(duì)不點(diǎn)膠處理的芯片測(cè)試板502和點(diǎn)膠處理的芯片測(cè)試板502分別取相同預(yù)置片數(shù)的待測(cè)試芯片501進(jìn)行試驗(yàn)。優(yōu)選的，點(diǎn)膠處理的待測(cè)試芯片501和不點(diǎn)膠處理的待測(cè)試芯片501分別取36片進(jìn)行試驗(yàn)。

(3)將承載有待測(cè)試芯片501的芯片測(cè)試板502放入溫循機(jī)臺(tái)進(jìn)行試驗(yàn)，溫循機(jī)臺(tái)按照預(yù)置的條件進(jìn)行試驗(yàn)。

溫循機(jī)臺(tái)的變化范圍取-40至85攝氏度，爬坡速度不低于10度/分鐘，保持時(shí)間15分鐘。優(yōu)選的，溫循機(jī)臺(tái)的變化范圍取-40至100攝氏度，爬坡速度為15度/分鐘，保持時(shí)間15分鐘。

(4)對(duì)芯片測(cè)試板502進(jìn)行試驗(yàn)，試驗(yàn)到待測(cè)試芯片501業(yè)務(wù)性能出現(xiàn)不可逆變化為止。

C、當(dāng)待測(cè)試芯片501在溫沖測(cè)試條件下進(jìn)行試驗(yàn)時(shí)，通過芯片測(cè)試板502承載待測(cè)試芯片501，并對(duì)芯片測(cè)試板502進(jìn)行周期性試驗(yàn)：

(1)在芯片測(cè)試板502上固定至少一片待測(cè)試芯片501，該芯片測(cè)試板502與待測(cè)試芯片502包括不點(diǎn)膠處理一種情況。優(yōu)選的，芯片測(cè)試板502上固定1片待測(cè)試芯片501，該芯片測(cè)試板502的尺寸根據(jù)溫沖機(jī)臺(tái)大小進(jìn)行調(diào)節(jié)，具體此處不做限定。芯片測(cè)試板502使用環(huán)氧板FR-4材質(zhì)并進(jìn)行有機(jī)保焊膜工藝處理。

(2)針對(duì)不點(diǎn)膠處理的芯片測(cè)試板502取預(yù)置片數(shù)的待測(cè)試芯片501進(jìn)行試驗(yàn)。優(yōu)選的，不點(diǎn)膠處理的待測(cè)試芯片501取200片進(jìn)行試驗(yàn)。

(3)將承載有待測(cè)試芯片501的芯片測(cè)試板502放入溫沖機(jī)臺(tái)進(jìn)行試驗(yàn)，溫沖機(jī)臺(tái)按照預(yù)置的條件進(jìn)行試驗(yàn)。優(yōu)選的，溫沖機(jī)臺(tái)的變化范圍取-40至150攝氏度，爬坡速度為210度/30秒，保持時(shí)間10分鐘。

(4)對(duì)芯片測(cè)試板502進(jìn)行試驗(yàn)，試驗(yàn)到待測(cè)試芯片501業(yè)務(wù)性能出現(xiàn)不可逆變化為止。

上面以三個(gè)例子說明了在不同試驗(yàn)條件下的測(cè)試方法，在實(shí)際應(yīng)用中，需要說明的是，還可以有其他條件的試驗(yàn)方法，如，在螺釘、復(fù)合應(yīng)力測(cè)試條件下的試驗(yàn)等，具體此處不做限定，關(guān)于其他實(shí)驗(yàn)條件的設(shè)定可參照現(xiàn)有技術(shù)中的測(cè)試流程。

602、通過芯片測(cè)試平臺(tái)503對(duì)每一周期試驗(yàn)后的芯片測(cè)試板502進(jìn)行檢測(cè)。

將每一周期試驗(yàn)后的芯片測(cè)試板502固定在芯片測(cè)試平臺(tái)上，對(duì)芯片測(cè)試板502上的待測(cè)試芯片501進(jìn)行檢測(cè)。

603、判斷芯片測(cè)試板上的待測(cè)試芯片501是否失效。若失效，則不再進(jìn)行試驗(yàn)；若未失效，則繼續(xù)進(jìn)行試驗(yàn)。因此，以上步驟601至603被反復(fù)周期性地執(zhí)行，直到產(chǎn)生測(cè)試結(jié)果。

在圖6基礎(chǔ)上更近一步地，請(qǐng)參閱圖7，芯片測(cè)試的方法另一個(gè)更具體的實(shí)施例包括：

701、通過芯片測(cè)試板502承載待測(cè)試芯片501，并對(duì)芯片測(cè)試板502進(jìn)行周期性試驗(yàn)。本實(shí)施例中的步驟701與前述圖6所示實(shí)施例中的步驟601類似，具體此處不再贅述。

702、通過芯片測(cè)試套件5031將每一周期試驗(yàn)后的芯片測(cè)試板502固定在芯片測(cè)試平臺(tái)503上。例如，將每一周期試驗(yàn)后的芯片測(cè)試板502放置在芯片測(cè)試套件底座50311上，使測(cè)試頂針504頂?shù)叫酒瑴y(cè)試板502的傳輸線302，具體是頂?shù)降诙B接點(diǎn)304，使用芯片測(cè)試套件上蓋50312將承載有待測(cè)試芯片501的芯片測(cè)試板502固定在測(cè)試套件底座50311上。芯片測(cè)試套件5031固定芯片測(cè)試板的前后狀態(tài)如圖8、圖9所示。

703、通過測(cè)試頂針將預(yù)置激勵(lì)輸入到芯片測(cè)試板的傳輸線，以使得待測(cè)試芯片接收預(yù)置的激勵(lì)，該激勵(lì)是用于執(zhí)行測(cè)試的輸入信號(hào)。該測(cè)試頂針504與芯片測(cè)試板502的傳輸線302連接，芯片測(cè)試機(jī)臺(tái)5032與待測(cè)試芯片501電連接。

704、在輸出端獲取待測(cè)試芯片501的目標(biāo)輸出結(jié)果，該目標(biāo)輸出結(jié)果根據(jù)待測(cè)試芯片501接收的所述激勵(lì)得到。該目標(biāo)輸出結(jié)果即是以所述激勵(lì)作為輸入對(duì)實(shí)驗(yàn)后的待測(cè)試芯片501進(jìn)行檢測(cè)得到的檢測(cè)結(jié)果。

705、將待測(cè)試芯片501的目標(biāo)輸出結(jié)果與預(yù)置輸出結(jié)果進(jìn)行對(duì)比。例如，預(yù)置的輸出結(jié)果可以由正常工作的待測(cè)試芯片501根據(jù)激勵(lì)反饋得到。

706、判斷芯片測(cè)試板502上的待測(cè)試芯片501是否失效。若目標(biāo)輸出結(jié)果未達(dá)到預(yù)置輸出結(jié)果，則確定待測(cè)試芯片501失效；若目標(biāo)輸出結(jié)果達(dá)到預(yù)置輸出結(jié)果，則確定待測(cè)試芯片501未失效。因此，以上步驟701至706被反復(fù)周期性地執(zhí)行，直到產(chǎn)生測(cè)試結(jié)果。

本發(fā)明實(shí)施例中，通過改進(jìn)后的芯片測(cè)試套件，將芯片測(cè)試板502與待測(cè)試芯片501一起固定在芯片測(cè)試平臺(tái)503上進(jìn)行檢測(cè)，避免對(duì)待測(cè)試芯片501的破壞并實(shí)現(xiàn)對(duì)待測(cè)試芯片501的檢測(cè)。

以上所述，以上實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對(duì)其限制；盡管參照前述實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解：其依然可以對(duì)前述各實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分技術(shù)特征進(jìn)行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實(shí)施例技術(shù)方案的精神和范圍。需理解，以上方法實(shí)施例和裝置實(shí)施例之間可以互相參考實(shí)施。