本發(fā)明屬于礦物探測技術(shù)領(lǐng)域，具體是一種新型高精度礦用雙頻激電接收機。

背景技術(shù)：

目前，隨著國民經(jīng)濟的發(fā)展，國家對礦物資源的需求量越來越大。經(jīng)過幾十年的勘探，礦物資源的勘探環(huán)境變得越來越惡劣，對礦物資源的勘探也越來越困難。因此，提高勘探設(shè)備的工作效率、精度、安全性，能夠大大的減少不必要的經(jīng)濟損失，提高勘探的準確性。

礦物探測可分為時間域激電法和頻域激電法，時間域激電法實際上就是研究礦物激發(fā)極化后的二次電位隨時間變化的方法，由于時間域激電法的探測設(shè)備笨重，可以在交通方便的平原地區(qū)應(yīng)用，但在接地條件差、干擾大和地形條件差的山區(qū)，時間域激電就非常困難了。目前，礦物探測都是采用頻域激電法，頻率域激電和時間域激電在反映地下極化體的能力上是相當?shù)?。但是頻域激電不需要斷電更換不同頻率電流，探測設(shè)備變得輕便靈活、提高抗干擾能力等優(yōu)點。在礦物探測頻域激電法中的：(1)變頻法，該方法是在不斷電的情況下，采用兩次分別供應(yīng)低頻電流和高頻電流測出高、低頻電壓差，并計算視幅頻率，但這種方法不能同時采集到兩種頻率的激電電壓；(2)雙頻激電法，這種方法由中南大學(xué)的何繼善院士發(fā)明的一種地球物理勘探方法的雙頻激電接收機雖然能夠?qū)崿F(xiàn)兩種頻率信號的同步接收，并采集到相應(yīng)的激電電壓信號，但是由于同步精度不夠，AD轉(zhuǎn)換器的轉(zhuǎn)換精度低，激發(fā)極化效應(yīng)和電磁耦合效應(yīng)的干擾、處理器的對數(shù)據(jù)處理能力較弱等一系列的因素，導(dǎo)致相關(guān)設(shè)備的精度低，數(shù)據(jù)處理能力弱，出現(xiàn)數(shù)據(jù)不穩(wěn)定等一系列現(xiàn)象。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的是為克服現(xiàn)有技術(shù)的不足，而提供一種新型高精度礦用雙頻激電接收機，該接收機的穩(wěn)定性、抗干擾能力有很大程度的提高，能同時采集到高精度的高、低兩種頻率的激電電壓，且高、低頻信號同步精度高，數(shù)據(jù)處理效率高。

實現(xiàn)本發(fā)明目的的技術(shù)方案是：

一種新型高精度礦用雙頻激電接收機，包括信號調(diào)理模塊、AD轉(zhuǎn)換模塊、FPGA處理模塊、DSP處理模塊、顯示模塊和電源模塊，電源模塊給信號調(diào)理模塊、AD轉(zhuǎn)換模塊、FPGA處理模塊、DSP處理模塊和顯示模塊供電，F(xiàn)PGA處理模塊分別與AD轉(zhuǎn)換模塊、DSP處理模塊和顯示模塊連接，AD轉(zhuǎn)換模塊還與信號調(diào)理模塊連接。

所述的信號調(diào)理模塊的作用是對接收到的激電電壓弱信號進行預(yù)處理得到純凈信號。

所述的AD轉(zhuǎn)換模塊的作用是將信號調(diào)理模塊預(yù)處理后的純凈信號進行AD轉(zhuǎn)換，將信號轉(zhuǎn)換成數(shù)字信號。

所述的FPGA處理模塊的作用是對AD模塊轉(zhuǎn)換的數(shù)字信號數(shù)據(jù)緩存，并將緩存好的數(shù)據(jù)批量的傳送至DSP處理模塊，并對各個模塊的的正?？刂?。

所述的DSP處理模塊的作用是將FPGA處理模塊傳送來的數(shù)據(jù)進行相應(yīng)的算法處理，然后將算法處理后得到的數(shù)據(jù)再傳送給FPGA處理模塊，經(jīng)過FPGA處理模塊的控制，最終將數(shù)據(jù)在顯示模塊中顯示出來。

所述的FPGA處理模塊和DSP處理模塊的連接是雙向連接。

所述的信號調(diào)理模塊進一步包括前端放大電路、高頻濾波電路、低頻濾波電路、4/8多路復(fù)用器、檢波積分電路和程控增益放大電路；前端放大電路分別與高頻濾波電路和低頻濾波電路一端連接，4/8多路復(fù)用器分別與高頻濾波電路和低頻濾波電路另一端連接，4/8多路復(fù)用器還與檢波積分電路連接，檢波積分電路還與程控增益放大電路連接；其中：

所述的前端放大電路的作用是對接收到的微弱的激電電壓信號進行放大處理；所述的高頻濾波電路的作用是從放大后的激電電壓信號中的雙頻信號中提取純凈的高頻激電電壓信號；所述的低頻濾波電路的作用是從放大后的激電電壓信號中的雙頻信號中提取純凈的低頻激電電壓信號；所述的4/8多路復(fù)用器的作用是分別對高、低頻激電電壓信號進行控制，實現(xiàn)對4路信號之一切換至公共輸出；所述的檢波積分電路的作用是分別對經(jīng)過4/8多路復(fù)用器后的高、低頻激電電壓信號中的IP效應(yīng)和EM效應(yīng)干擾信號進行消除處理；所述的程控增益放大電路的作用是對檢波積分電路處理后的信號進行程控增益放大，使放大后的信號被AD轉(zhuǎn)換模塊處理。

所述的AD轉(zhuǎn)換模塊為24位高精度Δ-∑型A/D轉(zhuǎn)換器、32位高精度Δ-∑型A/D轉(zhuǎn)換器中的至少一種。

所述的4/8多路復(fù)用器的芯片為ADG509FB芯片。

所述的前端放大電路芯片選用精密、雙通道的儀表放大器AD526芯片。

所述的檢波積分電路的檢波選電路選用OPA2227運放芯片，積分電路選用OPA602運放芯片。

本發(fā)明的有益效果是：一種新型高精度礦用雙頻激電接收機，通過高精度、高分辨率采集大量的數(shù)據(jù)，完整的獲取了地下礦物激發(fā)極化后的高、低頻率的二次電位數(shù)據(jù)，并通過FPGA處理器和DSP處理器快速、有效的進行數(shù)據(jù)處理，完成高頻電位差幅值ΔV_H、低頻電位差幅值ΔV^L、視幅頻率F_S、低頻視電阻率ρ^SL、高頻視電阻率ρ^SH等多項物性參數(shù)的測量和顯示，從不同電性角度分析與刻畫地下礦物結(jié)構(gòu)。為精確的分析礦物種類及含量提供可靠的數(shù)據(jù)信息，具有穩(wěn)定性、抗干擾能力有很大程度的提高，能同時采集到高精度的高、低兩種頻率的激電電壓，且高、低頻信號同步精度高，數(shù)據(jù)處理效率高的優(yōu)點，從而提高勘探效率及降低不準確導(dǎo)致不必要的經(jīng)濟損失。

附圖說明

圖1一種新型高精度礦用雙頻激電接收機系統(tǒng)框圖；

圖2信號調(diào)理模塊框圖；

圖中，1.信號調(diào)理模塊 2.AD轉(zhuǎn)換模塊 3.FPGA處理模塊 4.顯示模塊 5.DSP處理模塊 6.電源模塊 7.前端放大電路 8.高頻濾波電路 9.低頻濾波電路 10.4/8多路復(fù)用器 11.檢波積分電路 12.程控增益放大電路。

具體實施方式

下面結(jié)合附圖和實施例對本發(fā)明作進一步闡述，但不是對本發(fā)明的限定。

實施例

如圖1所示，一種新型高精度礦用雙頻激電接收機，包括信號調(diào)理模塊1、AD轉(zhuǎn)換模塊2、FPGA處理模塊3、DSP處理模塊5、顯示模塊4和電源模塊6，電源模塊6給信號調(diào)理模塊1、AD轉(zhuǎn)換模塊2、FPGA處理模塊3、DSP處理模塊5和顯示模塊4供電，F(xiàn)PGA處理模塊3分別與AD轉(zhuǎn)換模塊2、DSP處理模塊5和顯示模塊4連接，AD轉(zhuǎn)換模塊2還與信號調(diào)理模塊1連接，其中：

所述的信號調(diào)理模塊1的作用是對接收到的激電電壓弱信號進行預(yù)處理得到純凈信號；所述的AD轉(zhuǎn)換模塊2的作用是將信號調(diào)理模塊1預(yù)處理后的純凈信號進行AD轉(zhuǎn)換，將信號轉(zhuǎn)換成數(shù)字信號；所述的FPGA處理模塊3的作用是對AD模塊轉(zhuǎn)換2的數(shù)字信號數(shù)據(jù)緩存，并將緩存好的數(shù)據(jù)批量的傳送至DSP處理模塊5，并對各個模塊的的正?？刂?；所述的DSP處理模塊5的作用是將FPGA處理模塊3傳送來的數(shù)據(jù)進行相應(yīng)的算法處理，然后將算法處理后得到的數(shù)據(jù)再傳送給FPGA處理模塊3，經(jīng)過FPGA處理模塊3的控制，最終將數(shù)據(jù)在顯示模塊4中顯示出來。

所述的FPGA處理模塊3和DSP處理模塊5之間的連接是雙向連接。

如圖2所示，所述的信號調(diào)理模塊1進一步包括前端放大電路7、高頻濾波電路8、低頻濾波電路9、4/8多路復(fù)用器10、檢波積分電路11和程控增益放大電路12；前端放大電路7分別與高頻濾波電路8和低頻濾波電路9一端連接，4/8多路復(fù)用器10分別與高頻濾波電路8和低頻濾波電路9另一端連接，4/8多路復(fù)用器10還與檢波積分電路11連接，檢波積分電路11還與程控增益放大電路12連接；其中：

所述的前端放大電路7的作用是對接收到的微弱的激電電壓信號進行放大處理；所述的高頻濾波電路8的作用是從放大后的激電電壓信號中的雙頻信號中提取純凈的高頻激電電壓信號；所述的低頻濾波電路9的作用是從放大后的激電電壓信號中的雙頻信號中提取純凈的低頻激電電壓信號；所述的4/8多路復(fù)用器10的作用是分別對高、低頻激電電壓信號進行控制，實現(xiàn)對4路信號之一切換至公共輸出；所述的檢波積分電路11的作用是分別對經(jīng)過4/8多路復(fù)用器10后的高、低頻激電電壓信號中的IP效應(yīng)和EM效應(yīng)干擾信號進行消除處理；所述的程控增益放大電路12的作用是對檢波積分電路11處理后的信號進行程控增益放大，使放大后的信號供被AD轉(zhuǎn)換模塊2處理。

所述的AD轉(zhuǎn)換模塊2采用24位高精度Δ-∑型A/D轉(zhuǎn)換器。

所述的4/8多路復(fù)用器10的芯片選用ADG509FB芯片。

所述的前端放大電路7選用精密、雙通道的儀表放大器AD526芯片。

所述的檢波積分電路11的檢波選電路選用OPA2227運放芯片，積分電路選用OPA602運放芯片。

使用時，對接收到的激電電壓信號經(jīng)前端放大電路7進行放大處理后，經(jīng)過高頻濾波電路8和低頻濾波電路9，再經(jīng)過4/8多路復(fù)用器10對高、低頻激電電壓信號進行選擇輸出控制，之后進入檢波積分電路11消除IP效應(yīng)和EM效應(yīng)干擾信號的影響，最后到程控增益放大電路12，對信號進行程控增益放大；放大后的純凈信號通過采用24位高精度、高分辨率Δ-∑型A/D轉(zhuǎn)換器的AD轉(zhuǎn)換器模塊2，轉(zhuǎn)換后的高頻電位差幅值ΔV_H和低頻電位差幅值ΔV^L數(shù)據(jù)傳到FPGA處理模塊中，經(jīng)FPGA處理模塊3的控制下，將數(shù)據(jù)批量傳輸?shù)紻SP處理模塊5中，根據(jù)視幅頻率計算公式：低頻視電阻率計算公式：其中K為裝置系數(shù)，I_L為低頻供電電流；高頻頻視電阻率計算公式：其中K為裝置系數(shù)，I_H為高頻頻供電電流。通過以上的算法處理，計算出視福頻率、低頻視電阻率、高頻視電阻率。最后通過FPGA模塊3的控制，將DSP處理模塊5處理后的高頻電位差、低頻電位差、視幅頻率、視電阻率數(shù)據(jù)在顯示模塊4中顯示出來。